大規模分散ストレージでは，全てのファイルに対して高い堅牢性を保証することを念頭に設計されている．しかし，画像の機械学習など，用途によってはファイルの一部に欠損が生じても良い場合がある．本研究ではこのような用途を念頭に，ファイルの一部の欠損を許容する分散インメモリ・キャッシュを提案する．ファイルの欠損を許容するため，冗長性の維持や欠損したキャッシュの回復が不要となり，軽量且つスケーラブルな分散キャッシュとして機能する．実験では，erasure coding による誤り訂正を行う場合と比較して，open から close までの所要時間を平均 56% 削減することができた．また yolo データセットを用いた画像分類では，︎約 30％の欠損に対して mAP の低下が 5% に収まり，学習精度の低下はみられなかった．

悪意のあるオペレーティングシステム (OS) がEnclaveに対して行う攻撃のひとつにデータ競合を引き起こす方法がある．Enclave 内の並行性制御に関する脆弱性を悪用し，データ競合を起こすように OS が意図的にスレッドをスケジューリングする．
本論文では，OS によるデータ競合攻撃を防ぐために Enclave 内のコード実行順序を制限する手法を提案する．アプリケーション開発者の意図しない順序でコードが実行されることのないよう，コードの実行順序を明示的に指定できるようにする．この制限により並行性制御の脆弱性のあるコードでも脆弱性を悪用できなくなることを確認した．

計算機上の機密情報の漏えいが，社会問題となっている．これに対し，KVMを用いた機密情報の拡散追跡機能（以下，拡散追跡機能）を提案し，実現している．この機能は，ホストOS上のVMMから，ゲストOS上の機密情報を操作するシステムコールを検知し解析することで，機密情報を有する可能性のあるプロセスやファイルの情報をログとして出力する．ここで，ホストOS上で拡散追跡機能を用いて監視を行う者は，現在の管理対象のプロセスとファイルの一覧の取得，および追加・削除を行う必要がある．これまでに，procfsを用いた管理対象の把握と変更の機能を実現している．本稿では，これらの機能の評価について述べる．

Tenderオペレーティングシステムでは，資源「入出力」による入出力性能調整法を実現した．資源「入出力」には，優先度入出力と性能調整入出力がある．複数プロセス実行時，入出力要求中の他プロセスの有無に応じた入出力性能の調整を可能にするため，本手法では，1つのプロセスに対し，種類の異なる2つの資源「入出力」を関連付ける制御法を実現した．
　本稿では，本手法の有効性を確認するため，複数プロセスに各入出力性能調整法を適用した場合のプロセスの処理時間を比較し，評価する．

近年、高性能な組込み機器において、Linuxを活用し、リアルタイム処理と高度な計算をする事例は増えている。一方で、近年のLinuxにおけるリアルタイム性能は不明確である。そこで、本研究では、システム設計と最適化に向けて、近年のLinuxのカーネルバージョンでPREEMPT_RTパッチを適用した場合のリアルタイム性能を評価した。結果として、Linuxにおいて起床遅延を短くするための知見が得られた。今後は、本研究のカーネルバージョンよりも新しいバージョンにおける起床遅延を測定する。

IoTに代表されるインターネット接続機器の増加に伴い，その設計段階からセキュリティ性を考慮することが求められる．本研究では，ソフトウェアアーキテクチャの保守性とセキュリティ性を両立するための枠組みとして，ドメイン駆動設計（DDD）およびクリーンアーキテクチャに基づいた新たなアーキテクチャを提案する．具体的には，アプリケーション層とドメイン層の間にセキュリティ層を新設しアクセス制御を実現することで，秘匿性の高いエンティティへのアクセスを制限可能とする．また，モデル設計過程においてはロバストネス図の表記などの準形式的表現を用いて，ドメイン内におけるアクセス制御の関係性や情報の流れを可視化した．

近年ディープニューラルネットワーク（DNN）は安全性が重要視されるシステムにも利用され始め、体系的なテスト技術や信頼性の確保が求められている。DNNには従来のカバレッジ基準が役に立たないために、DNNが持つ論理構造へのテスト網羅性を表現することが難しいという課題がある。これに対して、既存の研究ではニューロンカバレッジを始めとする様々なカバレッジ基準が提案され、それに基づくテストケース生成手法の性能評価によって実証が重ねられている。本研究では、より良質なテストケースを生成することを目的とし、ニューロン間の関係性を考慮した新たなカバレッジ基準とそれに基づくテストケース自動生成手法を提案し、その性能を評価する。

持続可能な社会を実現するために、製品のカーボンフットプリント（CFP）対応や循環型経済に対応するデジタル製品パスポート（DPP）など企業や業界の垣根を越えたデータ流通が重要となっている。このようなデータ流通を実現するうえで、異なるシステム間でのデータ相互運用性の実現コストが課題となっている。本研究では大規模言語モデル（LLM）を用いて異なるデータモデル間の変換ルールを自動生成し、得られたルールのバリデーションエラーやデータ変換エンジンのエラー出力に基いて自動修正することで、標準形式のデータへの自動変換を実現する手法を提案する。ユースケースとして、製品物質宣言に利用するIEC 62474 XSDデータモデルから、標準AAS（Asset Administration Shell）XSDデータモデルへの変換と、準拠するAAS XML形式データの自動生成を検証し、提案手法の有効性を確認した。

複数エージェントシステムにおける協調問題解決のための確率的分散制約最適化手法を，ベストエフォート設定の出版-購読型の通信基盤上で用いる基礎として，ブローカを伴う構成における実装方法を検討する．同報を用いる従来研究の手法を拡張し，実験を通して実装上の課題と効率的化について分析する．

共有メモリアクセスに関するアーキテクチャ的仕様はメモリモデルと呼ばれ，低レベルなメモリアクセス処理を正しく記述するために重要である．特に抽象機械を用いて定義されたメモリモデルは操作的メモリモデルと呼ばれ，メモリモデルに直観的な理解を与える．本研究では主要な2つの操作的メモリモデル（x86-TSO, Flat）について，グラフ書換えに基づくモデリング言語LMNtalを用いて実行可能なモデルを作成し，いくつかの例題に対して適用することで，小規模な並行プログラムのモデル検査および実行過程の理解に利用できることを示した．

本研究は，グラフ書換えに基づくモデリング言語LMNtalを拡張し，確率的振る舞いを記述・検証可能にすることを目的とする．グラフ書換えは表現力が高く，対称性による状態数削減などの利点があり，モデリングに有用である．また，現実のシステムにはメッセージ損失などの確率的要素が含まれるため，確率モデル検査が必要である．既存のLMNtalとその検査器SLIMは非決定的な振る舞いに対応しているが，確率には未対応である．本研究では，LMNtalを拡張して確率的な挙動を記述し，離散時間マルコフ連鎖形式での出力を可能にする．さらに，確率モデル検査ツールPRISMとの連携により，確率的システムの容易な検証を目指す．

近年、様々な家電機器や産業機器において、高性能かつ省電力なプラットフォームが必要になってきている。しかし、発熱や消費電力などの制約により、マルチプロセッサ環境の利用が進んでいる。そこで、マルチプロセッサ環境でCPUを100%利用できるスケジューリングアルゴリズムが必要とされている。本論文では、従来研究の最高優先度と準最高優先度と疑似デッドラインを設定する内田の手法から、疑似デッドラインの設定ルールを変更し、コンテキストスイッチの発生回数とスケジューラの起動回数をどれだけ削減できるかを実験した。その結果、削減の効果はプロセッサ数が多く、システム利用率が高いほど、効果が大きいことがわかった。

近年リアルタイムシステムでは高性能マルチプロセッサ環境が求められ、CPU100%活用可能な最適スケジューリングが必要とされる。しかしCPU100%活用可能な手法は複雑かつオーバーヘッドが大きい。本研究ではEDCLを拡張し、複数の優先度設定手法1〜4を提案し、デッドラインミス、コンテキストスイッチ数、スケジューラ起動回数で評価した。その結果、プロセッサ数2では従来手法、4・8では手法2がデッドラインミス削減に優れ、手法4は全ての環境でコンテキストスイッチを削減し、手法1・3はスケジューラ起動回数を最も抑制した。

近年,半導体技術の進歩によりGPUは画像処理以外の計算用途に活用されている.しかし,CPUとGPUでは構造や本来の使用目的が異なるために実行時における実行性能も異なる.そのため,CPUとGPUが混在する環境におけるアプリケーションのタスク分割の最適化は重要な課題である.そこで本研究では,タスク分割の手段としてセルフスケジューリングに着目し,プログラムの並列化を行う.GPU実行のフレームワークとしてOpenCLを用いており, OpenCLの機能であるSVMを利用することで実装を容易にしている.また,OpenMPによる階層的マルチスレディングを用いて新規のセルフスケジューリングを提案する.

本稿では，粒子法陽解法による流体シミュレーションおいて，GPU実行時間を短縮するためのデータレイアウト手法を提案する．近傍粒子間の相互作用の計算においては，メモリアクセス効率が計算性能に大きく影響を与える．従来は，粒子の物理量を粒子番号順データレイアウトにより，デバイスメモリに格納していたが，バケット毎にバケット内粒子をアクセスする場合，非連続的なメモリアクセスが発生し，メモリアクセスに多くの時間を要する可能性がある．そこで本研究では，粒子の物理量に対して，バケット順データレイアウトにより管理する手法を提案する．性能評価では，NVIDIA RTX A5500搭載Xeonサーバにおいて，提案手法の有効性を確認した．

電子ホログラフィは，「究極の三次元テレビ」になると考えられている．しかし，計算機合成ホログラム(CGH)の計算が膨大であることが実実用化を妨げている．著者らはフルHD解像度における振幅型CGHによる実時間電子ホログラフィを実現している．しかし，高精細な三次元映像を再生するには，高解像度の位相型CGHによる電子ホログラフィが望まれる．本研究では，GPUの性能に合わせてCGH計算による負荷を分散させ，異なるGPUで構成されたヘテロ型マルチGPUクラスタシステムによる4K解像度位相型実時間電子ホログラフィを提案する．最終的に約35万点からなる三次元物体を30psで実時間再生することに成功した．

高周波回路において、データレートがGbpsを超えると表皮効果や誘電損失を主要因とする高周波損失により信号波形が歪む問題がある。連続線形イコライザを伝送路中に入れることで信号波形を補償することができる。本発表では、アニーリング技術と機械学習技術を組み合わせることで連続線形イコライザの設計パラメータのブラックボックス最適化及びシミュレーションを行ったので、結果について紹介する。

本稿では，量子機械学習フレームワークPennyLaneを用いて，量子特徴抽出によるMNISTの画像分類の性能評価を行った．本モデルは，古典全結合層，RYゲート層・複数Entangling層からなる変分量子回路，古典全結合層，古典全結合層から構成される．本モデルの実行には，pennylane，pennylane-lightning[gpu]，pytorchを使用しており，RTX A5000搭載EPYCサーバにおいて量子古典ハイブリッドシミュレーションを行う．本評価では，変分量子回路における量子ビット数，Entangling層の繰り返し回数，バッチサイズ等のハイパーパラメータの違いが学習時間と精度に与える影響を検討する．これらを通して，量子古典ハイブリッドモデルの有効性を検証する．

本稿では，量子古典ハイブリッドモデルによるMNISTの画像分類タスクにおいて，変分量子回路の勾配消失評価を行う．本モデルは，MNISTの28*28ピクセル画像を入力として，古典全結合層，変分量子回路層，古典全結合層，古典全結合層から構成される．本モデルの実行は，qiskit，qiskit-aer，qiskit-machine-learningを使用し，RTX A5000搭載EPYCサーバにおいてハイブリッドシミュレーションにより性能評価を行う．本評価では，変分量子回路における量子ビット数，Entangling層の繰り返し回数，バッチサイズ等のハイパーパラメータの違いが勾配に与える影響を比較・検討して，勾配消失の起きにくい量子回路設計やモデル構造を考察する．

アプリケーション開発からAI研究まで多方面において，開発言語「Python」が用いられている．本研究者は，C++やSmalltalkといったオブジェクト指向言語を用いてIntellgentPadシステムを開発してきた．IntelligentPadは，様々なMVCからなる可視化オブジェクトをダイナミックに組み合わせプログラムを作ることができるシステムである．本発発表では，Pythonを用いてIntelligentPadを開発し，これを用い効率的にアプリケーションを開発していることについて述べる．

本研究室では，多数のコア間のデータ転送をパケット通信で実現するNetwork on Chip(NoC)に着目し，コアに割り当てられた画素値を対象としたパケットルーティングにより画像処理を実現する手法を提案しており，回路シミュレーションによる動作確認を行っている．しかし，この回路では各ルータ間で交わされるパケットが1つに限定されることを前提に設計されており，ルーティング過程において複数のパケットが競合し，それがデッドロックに至る可能性については何ら検討されていない．そこで本研究では，提案のNoC回路の動作に係る形式的検証手法の応用について検討を行う．具体的には，各ルータの動作をモジュール単位でモデル化し，NuSMVによる検証を通じて提案のNoCにおいてパケットの競合が発生しないことを確認している．

クラウドネイティブなITシステムの普及に伴い，デリバリー速度とセキュリティ品質の両立を目指すDevSecOpsの関心が高まっている．
DevSecOpsにおいては，業務の効率化，自動化のために多くのツールが導入されることでツールチェーンが形成される．
このツールチェーンを含むDevSecOpsパイプライン自体が１つの複雑なITシステムとなり，開発環境のセキュリティ対策も重要となっているが，パイプライン全体を保護するためのフレームワークは確立されていない．
本研究では，DevSecOpsにおけるパイプラインのセキュリティに着目し，ツールチェーンを含む開発プロセスの検証手法を提案する．

我々は形式手法B Methodに基づき、細分化モデルと実装の対を部品として再利用するソフトウェア合成手法を提案してきた。
取得できた部品の実装方法によって不足した部品を自動生成する手法が提案されていたが、生成する実装の信頼性に課題があった。
そこで、実装の生成規則とその正しさを証明する証明過程を使って整合性を検証しながら部品を自動生成する手法を提案したが、実験による評価が十分でなかった。
また、新しい手法には検証に時間がかかるという課題があった。
本稿では、新たに行った先行手法との比較実験の結果を報告する。また、証明過程の最適化によって検証時間を短縮させる方法を提案する。

我々は形式手法 B Method に基づく高信頼ソフトウェア部品の再利用によるソフトウェア合成手法を提案してきた。手法そのものに加え、段階的詳細化を用いる部品やモジュール構造を持つ要求仕様といった B Method で記述できる複雑なソフトウェア構造への拡張手法がいくつか個別に提案されてきたが、それらを同時に考慮した検証は行われていなかった。
合成手法を実行するシステムを実際に構築し、要求をみたす実装が合成できることを確かめることで検証を行った。本稿ではソフトウェア合成手法と構築したシステム、および多種の部品を用いることで手法に対する網羅性を考慮して行ったシステムの妥当性検証について述べる。

Traditional Markovian software reliability models, constrained by state-independent assumptions, struggle to capture time-varying fault dependencies. This study proposes a non-Markovian software reliability model using Hawkes processes with time-dependent baseline intensity, explicitly addressing temporal correlations in failure behaviors. By abandoning restrictive Markovian assumptions, the model leverages self-exciting dynamics and adaptive baselines to better reflect real-world failure patterns.Monte Carlo simulation is leveraged for fault prediction and model validation, comparing with some Markovian software reliability models. The framework offers a paradigm shift for reliability analysis in systems exhibiting non-stationary and history-dependent failures.

システム開発工程において、テスト設計者は製品仕様書から必要な情報を抽出し、テストケースを作成する。一方で、製品仕様書は曖昧な表現を含む自然言語で書かれているため、論理関係の解釈誤りが発生する恐れがある。論理関係を明確にするため、文章をセミ形式記述へと変換する手法が存在する。従来の手法では、構文解析による係り受け結果から変換を行うが、係り受けに間違えがあると変換ミスが発生する問題がある。そこで本研究では、文章における単語の位置とその品詞に注目したシンプルな変換アルゴリズムを提案する。本ツールを話題沸騰ポットの仕様書に適用したところ、従来の変換手法と同程度の変換精度であったことを確認した。

システム開発において、直接ユーザ（顧客ではなく）の要求を明確にすることは当然であるが、間接ユーザやシステムから何らかの影響を受けるステークホルダの要求事項を把握することが全体の品質向上に必要である。本発表では、既存の人間中心設計プロセス支援環境を利用し、複数のステークホルダが存在する大規模システムにおいて、ステークホルダの要求を明確化するための手法を提案した。明確化のためのステップを定義し、要求を把握できていないユースケースに対して適用し、有効性を検証した。ユーザビリティ専門家より有効性について一定の評価が得られた一方、導出できていない要求があることも指摘され、今後の課題も明らかになった

OSSを代表するWebフレームワークは、現代のソフトウェア開発において不可欠な基盤であり、その重要性は年々高まっている。一方で、それらの生存時間に影響を及ぼす要因は十分に解明されていない。本研究では、Webフレームワーク関連OSSを対象に、生存時間に寄与する要素を分析した。GitHubから数値データとテキストデータを収集し、とくにテキストはBERT Topicにより特徴を抽出・ベクトル化した。得られた多次元特徴量を用いて、生存時間を「短期」から「長期」の5段階に分類し、順序ロジスティック回帰モデルにより分析を行った。回帰係数の検討を通じて、開発継続性に関わる主要因を特定し、OSSの選定や開発判断に資する知見を提供することが期待される。