C分野 ハードウェア・アーキテクチャ |
選奨セッション システム検証とLSI・アーキテクチャの設計(B分野と共催) |
9月4日(水) 9:30-12:00 1b会場
座長 伊原 彰紀(和歌山大学)
栗原 康志(富士通株式会社) |
CB-001 |
標準技術FMI/SSPを活用したシステムシミュレーション手法の提案
○磯田 誠・大森 康宏(三菱電機)
×
CB-001標準技術FMI/SSPを活用したシステムシミュレーション手法の提案
○磯田 誠・大森 康宏(三菱電機)
システムシミュレーションに用いられる処理系は技術的に完全に成熟しているわけではなく,システムをモデル化できたとしても計算に失敗することがある.そこで,多くの種類の処理系を実行した結果から全体として妥当な計算結果が得られる手法を提案する.いくつかの物理現象と制御則に適用して計算結果の妥当性を評価する. |
CB-002 |
自然言語処理モデルを利用したソフトウェア検証分野における反例予測
◎大野 亮祐・張江 洋次朗(金沢学院大学)
×
CB-002自然言語処理モデルを利用したソフトウェア検証分野における反例予測
◎大野 亮祐・張江 洋次朗(金沢学院大学)
モデル検査の利用における課題の一つに状態爆発問題がある.これは,モデルが複雑化することによって現実的な時間での探索が困難になる問題である.先行研究では,機械学習によってモデル検査の結果を予測する手法があった.張氏らの研究では機械学習による実行予測結果が仕様を満たしているかを評価していたが,仕様の違反例を提示することはできなかった.本研究では,自然言語処理モデルを利用して,仕様の違反例を提示するシステムを構築した.また,この手法を用いた結果と実際のモデル検査の結果を比較し,違反例の予測精度を評価した. |
CC-001 |
LSIの可検査性とグラフ構造における中心性の関係に関する考察
◎杉山 咲・山口 賢一・岩田 大志(奈良工業高等専門学校)
×
CC-001LSIの可検査性とグラフ構造における中心性の関係に関する考察
◎杉山 咲・山口 賢一・岩田 大志(奈良工業高等専門学校)
LSIのテスト容易化設計として,回路の可検査性尺度に基づいて設計変更を行う手法が考えられる.テストが必要な箇所を定量的に判断できることから,設計変更の効率向上が期待できる.しかし可検査性解析には回路動作の把握が必要となるため,回路規模に伴い解析コストが大きくなる.よって本稿では,LSI内における可検査性解析を容易にするため,回路構造をネットワーク構造に変換し,ノードの中心性と回路内モジュールの対応分析を行った.結果としてループや段数など,入力に関連する要素が多いモジュールの中心性が低くなる傾向がみられた.加えて,中心性の値が高いモジュールにテスト容易化設計を行った場合の中心性の変化も検証する. |
CC-002 |
時間制約検証可能なアーキテクチャベース自己適応ソフトウェアプログラミングフレームワーク
◎内藤 惇(大阪大学)・中川 博之(岡山大学)・土屋 達弘(大阪大学)
×
CC-002時間制約検証可能なアーキテクチャベース自己適応ソフトウェアプログラミングフレームワーク
◎内藤 惇(大阪大学)・中川 博之(岡山大学)・土屋 達弘(大阪大学)
アーキテクチャベースの自己適応では管理対象システムをコンポーネント集合として表し,構成の組み替えにより環境変化に適応する.埋め込みコードベースの適応などと比較してより高い抽象度でシステムの変更を扱うため,ソフトウェアシステムの複雑化を緩和し,開発,運用コストを削減するとされている.時間制約を持つ場合,検証は処理フロー図を用いて行われるが,フロー図とコンポーネント図の境界の曖昧さから2つの混同が見られ,システム設計を複雑にしている.本研究では,コンポーネントと処理フローの関係性を定義し,コンポーネント指向のシステム開発が可能なフレームワークと,その上で動作する時間制約検証機能付き自己適応システム実装APIおよび設計手順を提案する. |
FPGA技術・RECONF |
9月4日(水) 15:30-17:30 3c会場
座長 井口 寧(北陸先端科学技術大学) |
C-001 |
Incremental Network Quantizationの適用によるCNNモデルMobileOneの軽量化
◎横田 俊介・黒木 修隆・沼 昌宏(神戸大学)
×
C-001Incremental Network Quantizationの適用によるCNNモデルMobileOneの軽量化
◎横田 俊介・黒木 修隆・沼 昌宏(神戸大学)
軽量かつ高精度なCNNモデルMobileOneのFPGA実装に向けた軽量化を目的として,Incremental Network Quantization(INQ)を適用した画像認識CNNモデルを提案する。INQの導入によって,CNNの重みを2のべき乗に量子化して乗算をシフト演算に置き換えることで,必要なFPGAリソース数を削減する。提案手法を適用した結果,量子化適用前のMobileOneと比較して,認識精度の低下を約1.1 ptに抑えつつ,パラメータ容量を約84% 削減可能であることを確認した。さらに量子化を適用した畳み込み層をFPGA上に実装した結果,量子化適用前と比較して,LUTを約40% 削減し,搭載リソース以下に抑える効果を確認した。 |
C-002 |
監視カメラシステムのFPGA実装に向けた物体検出モデルのパラメータ数削減
◎石川 翔太・黒木 修隆・沼 昌宏(神戸大学)
×
C-002監視カメラシステムのFPGA実装に向けた物体検出モデルのパラメータ数削減
◎石川 翔太・黒木 修隆・沼 昌宏(神戸大学)
高精度かつ軽量な監視カメラシステムの実現を目的として,再パラメータ化によって精度低下を抑制しつつ,FPGA実装と親和性の高い構造をもつCNNを提案する。提案するCNNでは,軽量なDepthwise Separable Convolutionを利用してパラメータ数を削減しつつ,ソフトウェア上で学習させた複雑なCNNを再パラメータ化によってFPGA実装に適した軽量なCNNへ変換することで,精度の向上を図る。室内の監視カメラシステムを想定した実験の結果,従来手法と比較してF値の精度低下を約0.04 ptに抑制しつつ,パラメータ数を約99% 削減した。また,提案したモデルを構成する特徴抽出CNNに関して,FPGAが搭載するリソース数の範囲内で実装可能であることを確認した。 |
C-003 |
高位合成を用いて記述したFPGA上の倍精度浮動小数点演算器の論理合成最適化と性能評価
◎周東 裕也・大本 裕真・窪田 昌史・弘中 哲夫(広島市立大学)
×
C-003高位合成を用いて記述したFPGA上の倍精度浮動小数点演算器の論理合成最適化と性能評価
◎周東 裕也・大本 裕真・窪田 昌史・弘中 哲夫(広島市立大学)
AMD社の高位合成ツールであるVitis HLSを用いたハードウェア設計では,倍精度浮動小数点の乗算や加減算のレイテンシが大きいため,アプリケーションの高速化に限界が生じる. 本稿では,高位合成で倍精度浮動小数点の乗算・加減算器を設計し,Vitis HLSが提供する乗算・加減算器と比較して高速な演算器を実現した. また,ガウス・ジョルダン消去法を用いた演算器の評価では,アルゴリズム内で使用される乗算と減算を今回設計した演算器に置き換えることで高速化が可能であることを確認した. |
C-004 |
高次元超楕円サンプリングのFPGAによる高速化の検討
◎竹中 元弥・泉 知論(立命館大学)
×
C-004高次元超楕円サンプリングのFPGAによる高速化の検討
◎竹中 元弥・泉 知論(立命館大学)
ランダムサンプリングに基づく確率的最適化のFPGAによる高速化を目指す。RRT* (RRT: Rapidly-exploring Random Trees) アルゴリズムは、高次元状態空間において初期状態から目標状態までの経路を逐次更新により漸近的に最適化する。Informed RRT* では、追加の経由地候補を既知最短経路に音づく超楕円内に限定することで高速化を実現している。FPGAによる高速化を図るにあたり、より小さくより高速なサンプル点生成モジュールを設計する。高位合成技術を活用した高次元長楕円サンプリングを検討する。 |
C-005 |
大規模FPGAアーキテクチャにおける配置最適化のための小規模ニューラルネットワークを用いた配置手法の適用とその初期評価
◎上向井 大輝・弘中 哲夫・窪田 昌史(広島市立大学)
×
C-005大規模FPGAアーキテクチャにおける配置最適化のための小規模ニューラルネットワークを用いた配置手法の適用とその初期評価
◎上向井 大輝・弘中 哲夫・窪田 昌史(広島市立大学)
一般的なFPGA(Field Programmable Gate Array)の配置手法としてSA(Simulated Annealing)法が挙げられるが、コスト値比較による配置評価では配置の複雑な特徴が失われる問題がある。そこで我々はSA法の最適化終盤での配置評価にニューラルネットワークを適用する手法を提案し、小規模なFPGAに対して良好な結果を得た。本研究では、大規模なFPGAアーキテクチャの配置問題に、小規模FPGA用に学習済のニューラルネットワークを適用する手法を提案する。本手法により、いくつかの回路で従来のSA法より良い配置結果が得られたが、一部回路ではやや劣る配置結果となった。 |
アクセラレータ |
9月5日(木) 9:30-12:00 4c会場
座長 本田 巧(富士通株式会社) |
C-006 |
Network on Chipに基づく画像処理を対象としたルータ回路の設計
◎門田 龍弥・三好 隼人・吉原 蓮人・川上 寛人・近藤 真史(岡山理科大学)
×
C-006Network on Chipに基づく画像処理を対象としたルータ回路の設計
◎門田 龍弥・三好 隼人・吉原 蓮人・川上 寛人・近藤 真史(岡山理科大学)
近年,演算コアの増加に伴って,コア間のデータ転送をパケット通信で行うNetwork on Chip(NoC)が注目されている.筆者らは,NoCに基づいた画像処理アクセラレータの実現を指向して,格子状に配置されたコア群に画像を対応付けた上で,近傍画素に対する螺旋状のパケットルーティングにより電気的に画像処理を実現する手法を提案している.しかし,パケットシミュレータを通じてその実現可能性は確認できたものの,具体的な回路構成は十分に検討できていない.そこで本研究では,提案のNoCを実現する上で重要となるルータ回路の構成法を提案するとともに,それに基づくNoCをHDLにより設計し,シミュレーションを通じて所望の画像処理が実現できていることを確認する. |
C-007 |
GPUを用いた核引力積分計算の高速化
◎横川 宜矢・伊藤 靖朗・藤井 晴斗・鈴木 寛太(広島大学)・辻 聡樹(広島大学/富士通)・中野 浩嗣(広島大学)・笠置 明彦(富士通)
×
C-007GPUを用いた核引力積分計算の高速化
◎横川 宜矢・伊藤 靖朗・藤井 晴斗・鈴木 寛太(広島大学)・辻 聡樹(広島大学/富士通)・中野 浩嗣(広島大学)・笠置 明彦(富士通)
量子化学計算は,分子の構造や化学反応を実際に実験することなく解明できる手段として用いられており,化学や創薬,製造などの分野で活躍している.量子化学計算では事前計算として核引力積分を計算する必要があり,本研究では画像処理などで広く使用されているGPU(Graphics Processing Unit)を活用することで核引力積分の計算を行った.核引力積分を求める既存アルゴリズムとして,MD法(McMurchie-Davidson method)とOS法(Obara-Saika method)が存在するが,本研究ではこれらのアルゴリズムを軌道の組み合わせごとに切り替えるHybrid法を提案する.同条件における核引力積分計算に対して,提案手法はMD法のみを使用する場合とOS法のみを使用する場合に比べ,8%高速に求めることができた. |
C-008 |
GPUを用いたHead-Gordon-Popleアルゴリズムの高速化
◎鈴木 寛太・伊藤 靖朗・藤井 晴斗・横川 宜矢(広島大学)・辻 聡樹(広島大学/富士通)・中野 浩嗣(広島大学)・笠置 明彦(富士通)
×
C-008GPUを用いたHead-Gordon-Popleアルゴリズムの高速化
◎鈴木 寛太・伊藤 靖朗・藤井 晴斗・横川 宜矢(広島大学)・辻 聡樹(広島大学/富士通)・中野 浩嗣(広島大学)・笠置 明彦(富士通)
GPUは画像処理に特化したデバイスである.近年ではこのGPUを汎用的な計算にも適用するGPGPU(General-Purpose computing on GPU)への関心が高まっている.本論文では量子化学計算におけるHead-Gordon-Popleアルゴリズムを用いた二電子積分の計算について,各スレッドの計算結果をGlobal Memoryに集約する際に事前にWarp単位での集約を行う手法を提案し,GPU上で実装した.その結果,提案手法は全スレッドがGlobal Memoryへの排他制御を行うGPU実装と比較して,最大1.43倍の高速化を達成した. |
C-009 |
GPUを用いたMcMurchie-Davidsonアルゴリズムの高速化
◎藤井 晴斗・伊藤 靖朗・横川 宜矢・鈴木 寛太(広島大学)・辻 聡樹(広島大学/富士通)・中野 浩嗣(広島大学)・笠置 明彦(富士通)
×
C-009GPUを用いたMcMurchie-Davidsonアルゴリズムの高速化
◎藤井 晴斗・伊藤 靖朗・横川 宜矢・鈴木 寛太(広島大学)・辻 聡樹(広島大学/富士通)・中野 浩嗣(広島大学)・笠置 明彦(富士通)
量子化学計算とは,分子のエネルギー等の特性を,実際に実験を行うことなく計算のみで導き出すことを目的とした,計算化学の一分野である.本研究では,特に支配的な計算時間を持つ2電子反発積分(ERI)の計算を高速化することを目的とした.具体的には,再帰関数を用いてERIを求めるMcMurchie-Davidsonアルゴリズムに着目した.提案するGPU実装では,その再帰関数を展開し,GPU上の多数のスレッドを用いて効率的に並列計算を行った.提案手法は,再帰関数を用いたGPU実装と比較して最大125倍,同様のCPU実装と比較して最大1333倍の高速化を達成した. |
C-010 |
GPUを用いたスクリーニングによる二電子積分の高速化
◎辻 聡樹(広島大学/富士通)・伊藤 靖朗・藤井 晴斗・横川 宜矢・鈴木 寛太・中野 浩嗣(広島大学)・笠置 明彦(富士通)
×
C-010GPUを用いたスクリーニングによる二電子積分の高速化
◎辻 聡樹(広島大学/富士通)・伊藤 靖朗・藤井 晴斗・横川 宜矢・鈴木 寛太・中野 浩嗣(広島大学)・笠置 明彦(富士通)
ハートリーフォック法などの分子軌道計算手法では、ガウス関数で表される原子軌道に対して複数の多中心積分を求める必要があり、その中でも二電子積分の計算量が特に大きいことが知られている。本研究では、二電子積分の計算量を大幅に削減することができるシュワルツの不等式に基づいたスクリーニング手法の効率的なGPU実装を提案する。 |
回路設計支援・アーキテクチャ |
9月5日(木) 15:30-17:30 5c会場
座長 密山 幸男(高知工科大学) |
C-011 |
論理再合成に向けたRECONスペアセル配置比率決定手法
◎鍋谷 泰彬・黒木 修隆・沼 昌宏(神戸大学)
×
C-011論理再合成に向けたRECONスペアセル配置比率決定手法
◎鍋谷 泰彬・黒木 修隆・沼 昌宏(神戸大学)
LSI設計工程で発生する設計変更要求(ECO:Engineering Change Order)に配線層の修正のみで対応する論理再合成の実現可能性向上を目的として,配線によって論理機能の再構成が可能なRECONセル(Reconfigurable cell)の配置比率決定手法を提案する。提案手法では設計段階において,修正方法として発生し得る各パターンに対するテクノロジ・マッピング結果から求まる平均RECONセル数に,修正箇所のセル入力数ごとの発生確率を加味することで,2T/4T/6T-RECONセルの配置個数の比率を決定する。提案手法を実装・評価した結果,均等配置の回路と比べて初期回路slackは平均25% 減少するものの,スペアセル割当て成功率は平均2.0 pt向上することを確認した。 |
C-012 |
誤り追跡入力の適用順序変更による真理値シミュレーションの効率化
◎坂本 和輝・沼 昌宏・黒木 修隆(神戸大学)
×
C-012誤り追跡入力の適用順序変更による真理値シミュレーションの効率化
◎坂本 和輝・沼 昌宏・黒木 修隆(神戸大学)
論理回路の設計誤りを自動的に修正する論理診断手法に関して,修正すべき箇所の集合を表す組合せ箇所を絞り込む処理の効率化による高速化を目的として,組合せ箇所の絞り込みを行う真理値シミュレーションにおける誤り追跡入力の適用順序を変更する手法を提案する。提案手法では,対象とする組合せ箇所に関係する真理値変数への割当てによる,各誤り追跡入力に対する修正可否を表す共通一致関数のノード数と共通一致関数の無効化に基づいて予測した各誤り追跡入力の組合せ箇所絞り込み効果をもとに,絞り込み効果の高い誤り追跡入力が早期に適用されるように順序を変更する。提案手法を実装して行った実験の結果,処理時間を平均55.6% 短縮する効果が確認された。 |
C-013 |
機械学習を用いた模擬マスクパターン生成手法の一検討
黒瀬 晧平・花田 隆二・○稲木 雅人・永山 忍(広島市立大学)
×
C-013機械学習を用いた模擬マスクパターン生成手法の一検討
黒瀬 晧平・花田 隆二・○稲木 雅人・永山 忍(広島市立大学)
LSI製造前にリソグラフィホットスポットを高速に発見するため,機械学習に基づく検出手法が多く研究されているが,これらの手法の開発には検出精度の評価が不可欠である.また機械学習に基づく手法を用いて正確にホットスポットを発見するためには,学習データとして多くのマスクパターンが必要である.しかし,マスクパターンはLSI設計企業において機密情報であり,原則的に公開されない.そこで限られた公開データから機械学習手法であるVAE(変分オートエンコーダ)およびGAN(敵対的生成ネットワーク)を用いてマスクパターンを模擬した画像を生成する手法を検討した.実験の結果,視覚的にマスクパターンに類似した画像を得ることができた. |
C-014 |
SIFT特徴量記述処理のヒストグラム並び替え近似及び小領域分割による省メモリかつ高速なSIFTアーキテクチャの提案
◎光元 歩・弘中 哲夫(広島市立大学)
×
C-014SIFT特徴量記述処理のヒストグラム並び替え近似及び小領域分割による省メモリかつ高速なSIFTアーキテクチャの提案
◎光元 歩・弘中 哲夫(広島市立大学)
特徴量抽出は,自動運転やロボットビジョンなど,多岐にわたる分野で活用されている.特徴量抽出アルゴリズムのうち,SIFTはその頑強性から広く利用されているが,計算量が多いため高速なSURFやORBが代替として提案されている.しかし,SIFTはほとんどの画像変換でこれらよりも優れた精度を示すことが判明している.本研究では,SIFT特徴量記述処理をヒストグラムの並び替え操作により近似することでメモリ消費量を抑え,さらに記述子窓を小領域に分割,再構成して並列性を向上させた新しいSIFTアーキテクチャを提案する.提案アーキテクチャは視点移動などの画像変換を除き従来のSIFTと同等の精度となることが確認された. |
C-015 |
ディープラーニングのための双方向循環パイプラインプロセッサ
◎奥村 拓生・平田 博章・布目 淳(京都工芸繊維大学)
×
C-015ディープラーニングのための双方向循環パイプラインプロセッサ
◎奥村 拓生・平田 博章・布目 淳(京都工芸繊維大学)
ディープラーニングでの学習には多大な時間がかかるので,それを短縮するために専用のハードウェア機構を用いたサポートが考えられる.具体的には,学習の処理が主に行列計算からなるのでGPUを用いたり,あるいは行列計算に特化したTPUが提案されている.しかし,大きいサイズの行列を小さいサイズの行列に分割して計算するので,途中の計算結果をメモリに格納する必要があり,そのためのメモリアクセスが大きなオーバーヘッドになっている.そこで,本稿では,途中の計算結果をメモリに格納することを回避することによって,ディープラーニングの高速化を目指す専用プロセッサのアーキテクチャを提案する. |
エッジAIアクセラレーション |
9月6日(金) 9:30-12:00 6b会場
座長 栗原 康志(富士通株式会社) |
C-016 |
Jetson Orin上でのYOLOによる物体検出の性能評価
◎田窪 慶就・吉田 明正(明治大学)
×
C-016Jetson Orin上でのYOLOによる物体検出の性能評価
◎田窪 慶就・吉田 明正(明治大学)
近年,広く用いられているYOLOのような物体検出においては,リアルタイム性が重要視されている.リアルタイムな推論を実現するためには,エッジコンピューティングが不可欠であり,Jetson Orinのようなエッジデバイスの利用が期待されている.Jetson Orinにおける物体検出の高速化においては,TensorRTライブラリによるモデル最適化や量子化が期待されている.量子化には,計算に使用するメモリ量を削減し,同時に計算量も減らすことが可能であり,高速化が期待できる.本稿では,NVIDIA Jetson AGX Orin上で,YOLOを対象としてTensorRTによるモデル最適化や量子化を行い,その性能評価を通して有効性を確認する. |
C-017 |
姿勢推定モデル「MoveNet」における回路動作の最適化
◎田中 康雅・中西 知嘉子(大阪工業大学)
×
C-017姿勢推定モデル「MoveNet」における回路動作の最適化
◎田中 康雅・中西 知嘉子(大阪工業大学)
近年,自動運転やリハビリなどで画像処理AIの需要が高まっている.そこで,2021年にGoogleが公開した,姿勢推定を高速かつ高精度に検出することができる,画像処理AIモデルの「MoveNet」を使用し,それをCPUとFPGAが同一チップ上に存在するSoC FPGAボードに搭載することにより動作できないかと考えた.本研究では,FPGA部で使用されている専用の回路を「MoveNet」用に最適化し,更なる高速化を図る.具体的には,現状回路化できているConv2d層の改良を行い,DW_Conv2d層に適応できるようにし,Conv2d層からDW_conv2d層のデータの受け渡しを工夫することにより高速化を図る. |
C-018 |
エッジAIにおけるCPU-回路間のデータ転送方法の改善
◎村井 稔大・中西 知嘉子(大阪工業大学)
×
C-018エッジAIにおけるCPU-回路間のデータ転送方法の改善
◎村井 稔大・中西 知嘉子(大阪工業大学)
エッジAIは、通信コストの削減や通信遅延が発生しないなどの利点があり、注目が集まっている。しかし、AIの演算量は膨大であり、高速に推論処理を行うのは難しい。そこで私は、エッジAIの推論処理の高速化を目的とした研究を行っている。本研究では、エッジデバイスとしてSoC FPGAであるUltra96v2を、AIモデルとしてResNet50を使用している。本研究では、CPU-共有メモリ間でコピーを、共有メモリ-回路間でDMA転送を使用することでデータ転送を実現している。しかし、このCPU-共有メモリ間の処理に大きな時間を要していることが分かっている。そこで今回は、連続して回路を使用する際のCPU-共有メモリ間の処理を減らすことで、推論時間を短縮する手法を提案する。 |
C-019 |
エッジ端末を活用した物体検出モデル「YOLOv7」の高速化手法の検討と動作比較
◎舩橋 駿介・中西 知嘉子(大阪工業大学)
×
C-019エッジ端末を活用した物体検出モデル「YOLOv7」の高速化手法の検討と動作比較
◎舩橋 駿介・中西 知嘉子(大阪工業大学)
近年,エッジAIが注目を集めている.エッジAIとは車載器や防犯カメラなど小型で安価な端末に搭載されたAIである.推論に通信環境を必要としないためセキュリティ性が高く,通信遅延が発生しないなどの利点がある.しかし,使用端末の性能が低いため処理時間と精度の両立は困難である.本研究ではエッジAIの精度を維持しつつ処理速度の高速化を検討する.使用したAIモデルはYOLOv7-tinyである.また,エッジ端末としてFPGAが搭載されたボードを使用した.エッジAIの重い処理をFPGAで動作させることにより高速化を目指す.さらに,複数の異なる方式で動作させることによって処理時間の比較を行う. |
C-020 |
エッジAIにおけるYOLOXの比較評価
◎吉田 裕紀・中西 知嘉子(大阪工業大学)
×
C-020エッジAIにおけるYOLOXの比較評価
◎吉田 裕紀・中西 知嘉子(大阪工業大学)
近年もAI技術は飛躍的な進化を続けている. 現在主流のクラウドAI方式は, 膨大な量の演算をデータセンターで一手に担っており, その消費電力や発熱が問題視されている. そのような中, 対をなす存在としてエッジデバイス上でAI処理を行うエッジAIが注目されている. しかしエッジAIにも, デバイス性能の面から高速に複雑な処理を行うことが難しいという課題がある. そこで本研究では, 低コストにAI処理を行うことを目標にSoC FPGAを用いたエッジAIの高速化に取り組んできた. 本発表では, 挙動が異なるアクセラレート回路を用いた場合や, 性質の異なるデバイスへと実装した場合を比較する. |
組込み・ディペンダブルコンピューティング |
9月6日(金) 13:10-15:40 7d会場
座長 眞鍋 雄貴(福知山公立大学) |
C-021 |
(講演取消) |
C-022 |
速度制約および閉塞区間の制約条件を付加した自律移動ロボットの経路計画法の改良
◎佐藤 隆世・林 誠治(拓殖大学)
×
C-022速度制約および閉塞区間の制約条件を付加した自律移動ロボットの経路計画法の改良
◎佐藤 隆世・林 誠治(拓殖大学)
近年,人手不足などの影響により,様々な場所で自律移動ロボットが活躍している.これらのロボットには高い安全性と効率よく目的地まで移動できることが求められているが,実際に活動する環境下では多くの危険が潜んでいる.危険を回避するために,予め生成された経路から逸脱したり,あるいは一時停止によってスムーズな走行が不可能な場合がある.そこで,本研究では既存のナビゲーション環境において,速度制約区間の定義とともに,周囲の状況や走行経路に適した閉塞区間などの制約条件を付加することで経路計画法の改良を目指す.より安全に効率よくロボットの自律走行を補助することが可能なシステムのプロトタイプを構築したので報告する. |
C-023 |
自動車検査における不正改造の自動検知手法 第1報-計測ノイズに対応した3次元形状の異常検知-
◎尾崎 信利・新国 哲也(自動車技術総合機構)
×
C-023自動車検査における不正改造の自動検知手法 第1報-計測ノイズに対応した3次元形状の異常検知-
◎尾崎 信利・新国 哲也(自動車技術総合機構)
近年、自動車検査業務における保安基準が複雑化し検査官への負担が大きくなっている。一方で、自動車検査業務のDX化はほとんど進んでいない。本研究は、検査業務のDX化を促進するため、検査官が目視で行っていた車両形状の異常検査をAIによって自動化することを目指す。自動車のような大型の物体の3次元形状を精度よく計測するのは、十分な計測時間や大規模な計測装置が必要であるため、効率が求められる検査では困難である。そこで、本報ではある程度の計測ノイズに対応した3次元形状の異常検知手法を提案する。また、自動車検査場を想定した環境下で車両形状を計測し、提案手法によって車両形状の異常を検知できるか検証実験を行う。 |
C-024 |
組込機器に搭載するOSSの保守作業の効率向上
○内田 修平・深井 悠介・玉田 竜一(富士電機)
×
C-024組込機器に搭載するOSSの保守作業の効率向上
○内田 修平・深井 悠介・玉田 竜一(富士電機)
組込機器のソフトウェアは,高機能化に伴って規模が拡大しており,開発工数を削減するためにOpen Source Software(OSS)の活用が進展している.一方で,製品化後に発見されるOSSの脆弱性や不具合を修正したバージョンへの更新作業の効率化が課題となっている.そこで,修正内容が機器の動作に与える影響をカバレッジ情報を使って明らかにすることで,更新作業の効率化を目指している. 本稿では,修正コードの差分と機器の動作を示すコードカバレッジを比較することで修正が機器の動作に与える影響を判定し,更新回数を削減する方法について報告する. |
C-025 |
JuliaMBDの機能拡張と実用性検証に関する研究
◎中山 昂紀・岡村 寛之・土肥 正(広島大学)
×
C-025JuliaMBDの機能拡張と実用性検証に関する研究
◎中山 昂紀・岡村 寛之・土肥 正(広島大学)
JuliaMBDを用いたシミュレーションソフトの作成と既存シミュレーションソフトとの比較 |
C-026 |
ホークス過程を用いたソフトウェア信頼性分析に関する考察
◎平野 莉雄・土肥 正・岡村 寛之(広島大学)
×
C-026ホークス過程を用いたソフトウェア信頼性分析に関する考察
◎平野 莉雄・土肥 正・岡村 寛之(広島大学)
ソフトウェアの信頼性は、その品質を測る上で重要な指標であり、その予測と評価は産業界および学術界において広く研究されている。本研究では、ソフトウェアのフォールト予測における新たなアプローチとしてホークス過程を用いた信頼性モデルを評価する。具体的には、指数カーネルとガンマカーネルを用いた2種類のホークス過程モデルと、11種類の確率分布関数を用いた非同次ポアソン過程(NHPP)モデルを8つのデータセットに適用し比較分析を行った。評価指標には、データに対する適合度に赤池情報量規準(AIC)、予測精度は予測平均二乗誤差(PMSE)で各モデルを評価する。分析の結果、ホークス過程モデルがNHPPモデルと比較して優れた性能を示す条件を明らかにし、ソフトウェア信頼性評価における新たな方向性を示す。 |