鉄道の安全を守るしくみであるフェールセーフ方式は，1999年に制定されたEN50126:1999制定以前からの各国の安全文化，歴史によるところが大きい。
　近年になって，特殊なデバイスやをなるべく使用せずに汎用部品やFPGA (Field-Programmable Gate Array)を使って，これらのフェールセーフ方式を実現しようする動きがみられている。
　そこで本研究では，特殊なフェールセーフ素子を用いずにフェールセーフ機能を実現する方法を提案し，欧州の標準方式であるVCP方式を例に説明する。

本研究では，農業で使用されるドローンを想定して，農地上空を飛行するドローンで搭載し たカメラから取得した画像データを取得するインタフェースについて検討した．使用するカメラの都合上SDバスを使用しFPGAでSDカードをエミュレートする方法を採用した．
SDバスのコマンドおよびデータを処理するために，オープンソースのSDカードエミュレーションモジュールを論理シミュレーションと実機での動作実験による評価の上修正を行い，Xilinx 社のFPGA Zynq-7020 SoCに移植した．また，SDカードのファイルシステムをエミュレートするために，FAT16ファイルシステムのデータを論理回路としてハードウェア化し，書き込みデータの中から画像ファイルを検出して，ファイルをFPGAのDRAMに書き込む回路を製作した．
DRAMに書き込んだ画像ファイルをZynq-7020 SoCのプロセッサで読み出して SDカードに転送し，PCでファイルを確認することで画像取得アプリケーションとして機能していることを確認した．

本稿では，限られたFPGA上のリソースでリアルタイム処理を実現可能とする超解像CNN：SRCNN-FPにおいて，乗算回数の多さから消費電力が高い問題を解決するべく，グループ化畳み込みと固定小数点化を導入することで，精度の低下を抑制しつつ低消費電力で実現可能とするネットワーク構造を提案する。評価実験の結果，従来手法に対して，精度の低下を約0.1 dBに抑えつつ，消費電力を約38%削減する効果を確認した。

従来，FPGAによるCNN実装のために部分2値化等のリソース削減手法を採用すると，精度低下を招く点に問題があった。本稿では，FPGA実装を前提とした部分2値化CNNを対象として，大規模モデルの結果を小規模モデルに反映する蒸留に基づく精度向上手法を提案する。具体的には，大規模モデルにアンサンブル学習を加えた教師モデルをもとに，部分2値化CNNを学習させることで精度向上を図る。Pythonを用いた評価の結果，0.9pt～3.7pt精度が向上する効果を確認した。さらに，FPGAリソース数に関して，部分2値化によってLUT：95%以上，FF：99%以上，BRAM：87%以上の削減効果を確認した。

近年，CNNを用いた画像認識や物体検出を監視カメラやドローン等のエッジデバイス上で実行するエッジAIシステムが注目されている．計算資源の限られるエッジデバイスでスループットと認識精度を両立させるためには，精度劣化無くCNN推論の演算量を削減し高速化することが必要となる．演算量削減手法の１つに，畳込み層のスパース性に注目して入力値がゼロ値の場合に演算をスキップする手法があるが，スループットや演算精度が高い場合にはゼロ値スキップによる演算量削減効果が低いという課題がある．本稿では，畳込み層の同値性と連続性に注目して演算スキップ率を向上させることで，CNN推論処理の高速化を実現する演算量削減手法を提案する．

深層学習モデルのFPGA上への実装について多種多様な実装ツールが提供されているが，大半が構築済みのモデルに最適化していたり，型やビット長が固定されているなど柔軟性にかけている．
本研究ではこの柔軟性を実現するためのモデル変換ツールを提案する．
このツールはTensorflow/KerasのモデルをC++に変換する部分を提供し，このコードを高位合成を用いてFPGA上に実装する．変換時に型やビット長，並列度を任意の値で設定でき，使用しているレイヤ関数に応じて生成するコードを変更できるようにした．今回はXilinx社製 Vivado HLSを使用し，同社製FPGAへ実装した際の動作についてまとめた．

エッジコンピューティングの発展を背景に組込みデバイスを用いた画像処理には高いニーズがあり，近年は電力効率に優れるFPGAを用いたハードウェア化が注目されている．筆者らは，画像の変形を担う射影変換を対象に，変換式とその算出に必要となる変数群を関数近似と漸化式表現により逐次加算のみに帰着する手法を提案している．そこで本研究では，変換式および変数群を二次関数で近似した場合のハードウェア構成を提案する．ハードウェア化に際しては整数演算を前提に，変換精度の観点から必要な演算ビット数の定式化を図っている．そして，HDLによる設計を通じて，浮動小数点数によるソフトウェア実装と同程度の変換精度を維持できることを示す．

計算機合成ホログラム (CGH) の作成にあたって，その計算時間の削減，電力対性能の向上は大きな課題である。本研究はこの問題に対して，新たな近似計算法の考案とそれを適用した専用計算機システムの構築によって改善を試みるものである．近似計算法は点光源モデルCGHに適用可能であり，フレネル近似計算を発展させたものである．本研究では，特に点光源モデル位相変調型CGHについて，市販のプロセッサと専用計算機における精度，高速化率の検討を行った．また，専用計算機システムは，チップ内部にCPUを内蔵する組み込みシステム向けFPGA上に構築されている．

ゴーストイメージングは，通常のイメージングと異なり単一の画素センサのみを用いてイメージングを行う手法である．この特徴から，高感度な撮影や，幅広い波長帯での撮影が可能であるなどの利点を持つ．一方で，画像再構成の計算量が多く計算に時間がかかる欠点を持つため，信号計測から画像再構成までをリアルタイムで行うことが困難であった．そこで本研究ではSoC FPGA (System on a Chip Filed Programmable Gate Array)を用いて，信号の計測から画像再構成までをワンチップで行う，リアルタイム撮影が可能なゴーストイメージング動画像システムの実現を目指した．また，計算速度や撮影に要する時間などの評価を行うことでその有効性を検証する．

近年，ゲームに用いられるようなリアルタイム映像を作成するためのラスタライズと呼ばれる手法では，光源や環境光による色の変化，反射や屈折といった現実世界に存在する光学現象の再現力に乏しい．一方で，アニメーション映画の作成に使用されるようなパストレーシング法は光学現象の表現力が高い．しかしながら，パストレーシング法は莫大な計算時間を必要としてしまうという欠点が存在する．本研究ではFPGAにパストレーシング法を用いたレンダラを実装することで，CPUに対して高速化することに成功し，FPGAを用いたパストレーシングの将来性を見出した．

究極の3次元映像提示手法とも呼ばれる電子ホログラフィでは，計算機合成ホログラムを高速に計算可能なシステムが求められている．計算機合成ホログラムには振幅型と位相型がある．位相型は計算量が大きいが，回折効率に優れ，良質な再生像が得られるとされる．これまでにFPGAを利用して開発した位相型専用計算機では，並列計算コア構成に必要なリソースが増え，振幅型と比べ，コア数が半分になる問題点があった．本発表では，ヒルベルト変換を利用することで従来よりも半分近いリソースで位相型が計算可能なシステムを開発した．

オンプレミスのストレージ内データに対する処理変動に応じて，パブリッククラウドのサーバとオンプレミス内ストレージで構成される分散DBをスケールアウトするとき，DBに割り当てたデータの一部を移動する必要があるため，スケールアウトに時間がかかる。本報告では，パブリッククラウド上の分散DBにオンプレミスのストレージボリュームを割り当て，ネットワーク転送量に基づき分散DBをスケールし，ストレージアクセス先を切り替えるオートスケール方式を提案する。OLAPベンチマークで本方式を適用した結果， DB無停止でスケールアウトでき，サーバ数を2倍にすると，一連のクエリ処理時間は54.8％まで短縮できた。

画像処理用ストレージのアクセス高速化が求められている。画像保存クライアントのOSによっては，分散ストレージを直接マウントできず高速にデータを保存できない場合がある。そのような画像保存クライアントの場合でも分散ストレージに高速にデータを保存することが課題である。画像保存クライアントからSambaサーバ経由で分散ストレージにデータを保存する環境を構築して評価を行った。評価の結果，画像保存クライアントから分散ストレージに高速にデータを保存できることを確認した。

近年、データ駆動型システムの有用性から、データ解析の重要性が認知されてきている。問題は、高度な解析にはプログラミングスキルを要し、これがデータ解析の障壁となっている。そのため、近年、ノン・プログラミングツールと称するプログラミングスキルを要せず数値, テキスト, GI等のデータ解析が可能なツールの開発が進められている。Orange Canvas, KNIMEといったデータ解析ツールでは、Widgetと称する処理機能を連結する事で多様な解析(以後パイプライン型解析)を実現している。この解析型は従来型テキスト解析ツールと比べ、解析の自由度が高い。本発表では、パイプライン型解析の有用性と、Orange Canvasで日本語解析を実現するためのWidgetを開発したので報告する。

メタモルフィックテスティングは、オラクル問題を持つ対象に対するテスト手法として注目されている。
本研究では、これまでメタモルフィックテスティングの適用について研究されていなかった物理エンジンを対象に、メタモルフィックテスティングの有効性を検証した。本研究では、物理エンジンの対称性に基づく、結果が等しくなることが期待される3つの操作について、実際の物理エンジンへの適用を行った。
実験の結果、テストの困難な物理エンジンに対しても、浮動小数計算による誤差を観測し、物理エンジンに対してもメタモルフィックテスティングは有効であることが分かった。

論理回路の設計誤りを自動修正する論理診断の処理時間短縮を目的として，修正すべき箇所の集合を表す組合せ箇所を絞り込む，6値シミュレーション処理の効率化手法を提案する。具体的には多重度，すなわち回路内に想定する修正すべき箇所数を1から順に増やして解が見つかるまで論理診断処理を繰り返すことを利用して，多重度が低い段階での6値シミュレーションの結果に基づいて組合せ箇所削減効果の高い誤り追跡入力を推定し，それらを早期に適用するべく順序を適応的に変更することで，処理の効率化を図る。提案手法を実装・評価した結果，6値シミュレーションに要する処理時間を従来手法と比較して約73%短縮する効果を確認した。

近年ではC言語などの動作記述からHDL記述を自動で生成する高位合成技術を用いて,FPGAなどにソフトプロセッサを論理合成する研究が行われている.Skalickyら(2015)はC言語で記述された命令セットシミュレータを高位合成し,ソフトプロセッサを生成することを提案した.坂本(2018)および岩本(2019)は,Skalickyらの手法をベースに命令セットシミュレータを高位合成し,CHStoneベンチマークの各アプリケーションの関数の一部を専用命令として実装した.本研究では,実装できていないものに対する問題点を明らかにし,すべての実装を成功させることを目的とした.

我々は、マイクロプロセッサの任意の命令を実装するためのアーキテクチャツールの研究開発を行っている。我々は作った命令を動かすため、汎用的な命令表現を用い、命令を動かす仕組みを提案する。命令を、意味を中心とした意味表記および、使用するハードウエアとその接続を中心とした機能表記で表現する。提案した仕組みは機能表現を用いてシミュレーションを行う。このため、ユーザは、意味表現でプログラムを記述すると、意味表記と機能表記を結びつけることできるので、設計した命令を実際に動かすことができる。今回、教育用マイクロプロセッサであるCOMETの命令を提案した手法で動作できることを確認できたので報告する。

半導体製造においてはテスト工程が重要な役割を担っている．各製品チップ（Die）のテスト結果をウェハ上の位置に反映したウェハマップの不良パターンを識別することは製造プロセスにおける不具合の原因を特定する上で重要な情報となる．近年では半導体製造で得られるデータは増加かつ複雑化しているため人手による解析作業では膨大な時間を要することが問題となっており，画像解析やAI・機械学習を用いた自動分類が研究されている．本研究では2017年に提案されたCapsule Network (CapsNet)を用いて，ウェハマップのオープンデータ（WM-811K）を分類した結果をまとめた．

近年電気自動車の普及が進み，インバータなどから発生する高調波ノイズが，CAN(Controller Area Networks)バス上のエラーを誘発する可能性が指摘されている． CANではARQ (Automatic Repeat reQuest) を用いたエラー回復が可能であるが，高電磁下においてはARQ のその特性がCAN バスの性能低下の要因の一つとなる可能性もある.
本研究では電磁障害対策手法としてFEC（Forward Error Correction）を適用することを仮定して，スループット（単位時間当たりの送信フレーム数）と，可用性（エラーの累積によるバスオフまでの期待時間）について，ARQ との比較に基づいて評価する．