第213回SLDM研究発表会（デザインガイア2026）
第213回システムとLSIの設計技術研究発表会（デザインガイア2026）
本研究発表会は現地での対面開催を予定しています．
参加を希望される方は、情報処理学会マイページから参加申込をお願いいたします（現在準備中）．
参加を希望される方は、情報処理学会マイページから参加申込をお願いいたします（現在準備中）．
参加申込のご案内（準備中）
プログラム
12月2日(水) 午前 開会式 （会場A : 研修室 305) （09：30～09：45）
□ 09:30 - 09:45
開会の挨拶 & オープニング
12月2日(水) 午前 【VLD1】 （会場A : 研修室 305) （09：45～11：25）
座長: 増田 豊 (名古屋大学)
(1)/VLD 09:45 - 10:05
LLM・RAG・イジングマシンを用いた移動手段選択ルール付き複数日旅程最適化とその評価
○田中綺珠・鮑 思雅・戸川 望（早大）
(2)/VLD 10:05 - 10:25
旅行履歴を用いたACOによる個人向け旅程最適化手法
○梶 翔真（早大）・高山敏典（ゼンリンデータコム）・鮑 思雅・戸川 望（早大）
(3)/VLD 10:25 - 10:45
イジングマシンとLLMを用いた講義割当最適化の一検討
○齋藤善仁・戸川 望（早大）
(4)/VLD 10:45 - 11:05
サステナブル基地局の電源選択最適化問題に対するドメインウォール制約を用いた定式化と求解性能評価
○稲葉慎之助（早大）・道後千尋・斉藤和広（KDDI総合研究所）・多和田雅師・戸川 望（早大）
(5)/VLD 11:05 - 11:25
刻み幅を導入した単断面ユニットコミットメント問題のQUBO定式化と複数ソルバーによる評価
○青木来生・丹野祐次郎・藤本 悠・林 泰弘・戸川 望（早大）
12月2日(水) 午前 【ICD1】 （会場B : 研修室 403) （09：45～11：25）
(6)/ICD 09:45 - 10:05
CiMにおけるIR dropによるビット線電流変動を抑制する重みを考慮したマッピング手法
○松井千尋・鈴木渉太・三澤奈央子・竹内 健（東大）
(7)/ICD 10:05 - 10:25
不揮発性メモリを中心としたハードウェアによるLiquid Neural Networkベースのリアルタイムロボット制御の高速化
○山本湧也・三澤奈央子・松井千尋・竹内 健（東大）
(8)/ICD 10:25 - 10:45
多値ReRAMを用いた長文脈ブロック拡散言語モデル推論におけるKVキャッシュのメモリセル数と読出しエネルギーの削減
○東 真史・鈴木渉太・山本湧也・三澤奈央子・松井千尋・竹内 健（東大）
(9)/ICD 10:45 - 11:05
特徴量抽出可能なCMOSイメージセンサに向けた1.58-bit RaScaNetの省面積設計とFPGA実装
○家垣諒也・森田洋輝・大須賀裕宇（立命館大）・吉田康太（産総研/立命館大）・堀 洋平（産総研）・大倉俊介（立命館大）
(10)/ICD 11:05 - 11:25
イメージセンサの画素アレイ内演算とデジタルCNN処理を組み合わせた画像分類器の実装評価
○榎本 剛・今川航汰・上野雄貴（立命館大）・吉田康太（産総研/立命館大）・堀 洋平（産総研）・大倉俊介（立命館大）
−−− 昼食休憩 （ 75分 ） −−−
12月2日(水) 午後 【招待講演】SLDM （会場A : 研修室 305) （12：40～13：30）
(11) 12:40 - 13:30
[招待講演] TBA
〇内藤 健太（日立製作所 研究開発グループ）
−−− 休憩 （ 15分 ） −−−
12月2日(水) 午後 【招待講演】ICD （会場A : 研修室 305) （13：45～14：35）
(12)/ICD 13:45 - 14:35
［招待講演］AI半導体人材育成のためのAIによるAIプロセッサ設計
○小菅敦丈（東大）
−−− 休憩 （ 15分 ） −−−
12月2日(水) 午後 【VLD2】（会場A : 研修室 305) （14：50～16：10）
座長: 笹川 幸宏 (株式会社ソシオネクスト)
(13)/VLD 14:50 - 15:10
異種メモリ階層におけるデータ転送削減に向けたCPU-GPU協調LLM推論システム
○鈴木渉太・柴田行輝・三澤奈央子・松井千尋・竹内 健（東大）
(14)/VLD 15:10 - 15:30
LLMアクセラレータにおける乗算器削減に向けた混合プレーン三値量子化の提案
○出良 敦・瀬戸謙修（熊本大）
(15)/VLD 15:30 - 15:50
SNNにおける脱抑制を用いたジッターノイズに頑健なモデルの開発
○古賀博希・武内良典（近畿大）
(16)/VLD 15:50 - 16:10
MOSFETリーク電流型リザバーの有向閉路グラフ構造を用いた省面積化
○関 隆斗・松岡航太郎・佐藤高史（京大）
12月2日(水) 午後 【RECONF1】 （会場B : 研修室 403) （14：50～16：10）
(17)/RECONF 14:50 - 15:10
ダイヤモンドトランジスタを用いたFPGAのHSPICEシミュレーション
○足立悠司・渡邊 実・渡邊誠也（岡山大）
(18)/RECONF 15:10 - 15:30
リペアラブルFPGAの構成回路のトータルドーズ耐性評価
○李 佳翼（岡山大）・渡邊 実・渡邊誠也（Okayama University）
(19)/RECONF 15:30 - 15:50
eFPGA IPコアの内部論理リソースを利用したハードウェア故障診断手法
○吉田実由・福田琢真・飯田全広（熊本大）
(20)/RECONF 15:50 - 16:10
Verilog-to-Routingへの故障回避機能の実装
○小川綾介・渡邊 実・渡邊誠也（岡山大）
−−− 休憩 （ 15分 ） −−−
12月2日(水) 午後 【ポスターセッション】 （ポスター会場 : 4F ギャラリー) （16：25～17：55）
■ 16:25 - 17:55
ポスターセッション （4F ギャラリー)
【VLD】
(P1)異種メモリ階層におけるデータ転送削減に向けたCPU-GPU協調LLM推論システム
○鈴木渉太・柴田行輝・三澤奈央子・松井千尋・竹内 健(東大)
(P2)トポロジー同型分割による2-shotイジングモデルビット幅削減手法
○冨田 柊・多和田雅師・戸川 望(早大)
(P3)LLM・RAG・イジングマシンを用いた複数日インターモーダル旅程最適化とその評価
○田中綺珠・鮑 思雅・戸川 望(早大)
(P4)検証ループに基づく汎用LLMエージェントによるSkywater 130nmカスタムレイアウト生成
○田形寛斗・佐藤高史(京大)・粟野皓光(名大)
(P5)サステナブル基地局の電源選択最適化問題に対するドメインウォール制約を用いた定式化と求解性能評価
○稲葉慎之助(早大)・道後千尋・斉藤和広(KDDI総合研究所)・多和田雅師・戸川 望(早大)
(P6)旅行履歴を用いたACOによる個人向け旅程最適化手法
○梶 翔真(早大)・高山敏典(ゼンリンデータコム)・鮑 思雅・戸川 望(早大)
(P7)LLMアクセラレータにおける乗算器削減に向けた混合プレーン三値量子化の提案
○出良 敦・瀬戸謙修(熊本大)
(P8)刻み幅を導入した単断面ユニットコミットメント問題のQUBO定式化と複数ソルバーによる評価
○青木来生・丹野祐次郎・藤本 悠・林 泰弘・戸川 望(早大)
(P9)イジングマシンとLLMを用いた講義割当最適化の一検討
○齋藤善仁・戸川 望(早大)
(P10)動的なQUBO簡略化によるQAOAの性能評価
○三田光希(早大)・宮原和大・八木哲志(NTT)・戸川 望(早大)
(P11)QAOAに対する形式を保持した回路改変型トロイ：性能劣化とグラフ学習器を用いたトロイ検出器
○吉見 尚・冨田 柊・戸川 望(早大)
(P12)A Configurable SLH-DSA Accelerator for RISC-V-Based SoCs
○WU HAO・Makoto Ikeda(UTokyo)
(P13)SNNにおける脱抑制を用いたジッターノイズに頑健なモデルの開発
○古賀博希・武内良典(近畿大)
(P14)カーボンナノチューブ薄膜トランジスタのセルライブラリ設計
○小林和志(電通大)・石原槙人・杉原新生(名大)・八巻隼人・本多弘樹(電通大)・内山晴樹・大野雄高(名大)・三輪 忍(電通大)
(P15)発表キャンセル
(P16)Polynomial Modular Number Systemを用いた剰余乗算器のASIC向け設計探索
○中川智文・松尾亮祐・池田 誠(東大)
(P17)MOSFETリーク電流型リザバーの有向閉路グラフ構造を用いた省面積化
○関 隆斗・松岡航太郎・佐藤高史(京大)
【DC】
(P18)信号値遷移による消費電力解析の定量的な評価に関する研究
○緒方佑成・宮瀬紘平・温 暁青(九工大)
(P19)加速度センサ数増加によるバットスイング動作の分類精度向上効果検証に関する研究
○占部嵩真・本田俊光・ホルスト シュテファン・宮瀬紘平(九工大)・石川秀大(大分高専)・セングプタ ロシュウィン・ポリアン イリア(シュトゥットガルト大)
(P20)スマートフォン上での機械学習による動作解析システムの動作検証に関する研究
○曳野雄大・本田俊光・ホルスト シュテファン・宮瀬紘平・石川秀大(九工大)・セングプタ ロシュウィン・ポリアン イリア(シュトゥットガルト大)
【RECONF】
(P21)AES命令拡張を備えた低消費電力・高効率RISC-Vアクセラレータの設計とFPGA実装
○竹内一晴・一色 剛(科学大)
(P22)Informed RRT*のFPGAパイプライン化におけるデータ一貫性緩和手法の実機評価
○富田 紘(筑波大)・泉 知論(立命館大)・山口佳樹(筑波大/熊本大)
【ICD】
(P23)不揮発性メモリを中心としたハードウェアによるLiquid Neural Networkベースのリアルタイムロボット制御の高速化
○山本湧也・三澤奈央子・松井千尋・竹内 健(東大)
(P24)22 nmバルクプロセスにおけるレイアウト配置によるMCU緩和効果の実測評価
○万代周平・中島隆一・松本新大・中岡優作・中本 耀・谷口宗太郎(京都工繊大)・小野田 忍(量子科学技研開発機構)・古田 潤(岡山県立大)・小林和淑(京都工繊大)
(P25)多値ReRAMを用いた長文脈ブロック拡散言語モデル推論におけるKVキャッシュのメモリセル数と読出しエネルギーの削減
○東 真史・鈴木渉太・山本湧也・三澤奈央子・松井千尋・竹内 健(東大)
(P26)特徴量抽出可能なCMOSイメージセンサに向けた1.58-bit RaScaNetの省面積設計とFPGA実装
○家垣諒也・森田洋輝・大須賀裕宇(立命館大)・吉田康太(産総研/立命館大)・堀 洋平(産総研)・大倉俊介(立命館大)
(P27)トポロジードメインを考慮したDeep Kernel Learning-Based Bayesian Optimizationによるアナログ集積回路の自動サイジング
○南村天楽・髙井伸和(京都工繊大)
(P28)イメージセンサの画素アレイ内演算とデジタルCNN処理を組み合わせた画像分類器の実装評価
○榎本 剛・今川航汰・上野雄貴(立命館大)・吉田康太(産総研,立命館大)・堀 洋平(産総研)・大倉俊介(立命館大)
【SLDM】
(P29)大域クロックの局所クロック位相への変換に基づくタイミング安全性記述の試み〜理論物理学からの着想
山崎 進(北九州市立大学)
(P30)モデル／RTL混在シミュレーションを用いたAI駆動型計算機アーキテクチャ探索
山崎 進(北九州市立大学)
(P31)構音障害音声における日本語子音モーラのための解釈可能な可視化
榎本 裕真(大阪大学大学院情報科学研究科)・山口 実紗(大阪大学大学院歯学研究科)・西川 広記・谷口 一徹(大阪大学大学院情報科学研究科)・松永 和秀・鵜澤 成一(大阪大学大学院歯学研究科)・尾上 孝雄(大阪大学大学院情報科学研究科)
(P32)光暗号回路に対するレーザー故障注入攻撃と波長依存性を用いた実行時検知
西田 孔太・長谷川 侑大・御堂 義博・三浦 典之(大阪大学)・高橋 順子(NTT社会情報研究所)・北 翔太・新家 昭彦(NTTナノフォトニクスセンタ/NTT物性科学基礎研究所)・塩見 準(大阪大学)
(P33)発表キャンセル
(P34)CPU-Eval：CPUのハードウェアコード生成における大規模言語モデルの評価ベンチマーク
岩田 結星(名古屋大学 情報学部)・増田 豊・石原 亨(名古屋大学 大学院情報学研究科)
(P35)光素子の非線形特性を演算に直接用いる光電融合ニューラルネットワークの設計
石毛 雅也・増田 豊・石原 亨(名古屋大学)
(P36)学習分類子システムのハードウェア実装に向けた安全性検証時期の評価
今川 隆司(福井大学)
12月3日(木) 午前 【ICD2】 （会場A : 研修室 305) （09：30～11：10）
(21)/ICD 09:30 - 09:50
トポロジー情報を考慮したグラフ深層カーネル学習によるアナログ集積回路の自動サイジング
○南村天楽・髙井伸和（京都工繊大）
(22)/ICD 09:50 - 10:10
MTJベースTRIM機能を用いた小面積・高安定リングオシレータの一構成
○山本 柊・夏井雅典・羽生貴弘（東北大）
(23)/ICD 10:10 - 10:30
細胞内応用に向けた6-bit Asynchronous SAR ADCを用いた超小型温度センサICの設計と評価
○酒井柚稀・竹元大喜・青柳昌宏・大川 猛（熊本大）
(24)/ICD 10:30 - 10:50
三次元積層に向けた再利用可能なTSVマクロの設計と評価
○仙石崇大・青柳昌宏・大川 猛（熊本大）
(25)/ICD 10:50 - 11:10
22 nmバルクプロセスにおけるレイアウト配置によるMCU緩和効果の実測評価
○万代周平・中島隆一・松本新大・中岡優作・中本 耀・谷口宗太郎（京都工繊大）・小野田 忍（量子科学技研開発機構）・古田 潤（岡山県立大）・小林和淑（京都工繊大）
12月3日(木) 午前 【SLDM1】 （会場B : 研修室 403) （09：30～10：50）
(26) 09:30 - 09:50
大域クロックの局所クロック位相への変換に基づくタイミング安全性記述の試み〜理論物理学からの着想
〇山崎 進（北九州市立大学）
(27) 09:50 - 10:10
モデル／RTL混在シミュレーションを用いたAI駆動型計算機アーキテクチャ探索
〇山崎 進（北九州市立大学）
(28) 10:10 - 10:30
LLMを用いたゲートサイジングアルゴリズム探索の検討
〇山田 夏輝・小島 拓也（筑波大学）・門本 淳一郎（東京大学）
(29) 10:30 - 10:50
CPU-Eval：CPUのハードウェアコード生成における大規模言語モデルの評価ベンチマーク
〇岩田 結星（名古屋大学 情報学部）・増田 豊・石原 亨（名古屋大学 大学院情報学研究科）
−−− 休憩 （ 15分 ） −−−
12月3日(木) 午前 【VLD3】 （会場A : 研修室 305) （11：25～12：45）
座長: 平山 貴司 (岩手大学)
(30)/VLD 11:25 - 11:45
状態保持型CDCL SAT求解における予測駆動オンライン計算時間割当て
○馬 瑞・厳 海旻（立命館大）・河上智久（デューク大）・嶋田知泰（立命館大）・孔 祥博（富山県立大）・冨山宏之・山下 茂（立命館大）
(31)/VLD 11:45 - 12:05
集合対間配線問題に対するSATを用いた配線手法の高速化
○赤塚悠斗・藤吉邦洋（東京農工大）
(32)/VLD 12:05 - 12:25
ソフトウェア・ハードウェア記述言語を同一尺度で評価する複雑度指標の提案
○鈴木佑典・池田 誠（東大）
(33)/VLD 12:25 - 12:45
Verilog-to-RoutingにおけるSDCベースの2相クロックモデリング
○キナリ サフィラ アディネ・渡邊 実・渡邊誠也（岡山大）
12月3日(木) 午前 【RECONF2】 （会場B : 研修室 403) （11：25～12：45）
(34)/RECONF 11:25 - 11:45
クロック分配に使用するスイッチングマトリクスの設計
○中賀俊宏・渡邊 実・渡邊誠也（岡山大）
(35)/RECONF 11:45 - 12:05
実装回路のグラフ構造を局所接続に適用したeFPGA向け配線アーキテクチャの提案と面積評価
○木幡聡太・岩崎凌大・千葉周也・飯田全広（熊本大）
(36)/RECONF 12:05 - 12:25
配線遅延を考慮した非アイランドスタイルeFPGA向け配置・配線手法
○井石有美・飯田全広・瀬戸謙修（熊本大）
(37)/RECONF 12:25 - 12:45
CGRAにおける処理粒度と性能のトレードオフ評価
○小田天平・岩崎凌大・飯田全広（熊本大）
−−− 昼食休憩 （ 75分 ） −−−
12月3日(木) 午後 【招待講演】ICD （会場A : 研修室 305) （14：00～14：50）
(38)/ICD 14:00 - 14:50
［招待講演］AIエージェント時代に変革を迫られるLSI設計と人材育成
○岡田健一（Science Tokyo）
−−− 休憩 （ 15分 ） −−−
12月3日(木) 午後 【招待講演】VLD （会場A : 研修室 305) （15：05～15：55）
座長: 小田川 真之 (日本ケイデンスデザインシステムズ)
(39)/VLD 15:05 - 15:55
［招待講演］Raads: LLM活用による設計TAT半減への挑戦
○田辺 聡（Rapidus）
−−− 休憩 （ 15分 ） −−−
12月3日(木) 午後 【VLD4】 （会場A : 研修室 305) （16：10～17：10）
座長: 今井 雅 (弘前大学)
(40)/VLD 16:10 - 16:30
三重冗長化した耐放射線RISC-Vプロセッサのトータルドーズ耐性評価
○寺本祥汰・渡邊 実・渡邊誠也（岡山大）
(41)/VLD 16:30 - 16:50
Streaming TreeHashを用いた共有資源型SLH-DSAアクセラレータの設計とRISC-VベースのSoCへの統合評価
○吴 昊・池田 誠（東大）
(42)/VLD 16:50 - 17:10
Polynomial Modular Number Systemを用いた剰余乗算器のASIC向け設計探索
○中川智文・松尾亮祐・池田 誠（東大）
12月3日(木) 午後 【SLDM2】 （会場B : 研修室 403) （16：10～17：10）
(43) 16:10 - 16:30
光電融合回路シミュレーションに基づく通信品質制約下での光トランシーバの省エネルギー化手法
〇太田 充洋・増田 豊・石原 亨（名古屋大学）
(44) 16:30 - 16:50
光素子の非線形特性を演算に直接用いる光電融合ニューラルネットワークの設計
〇石毛 雅也・増田 豊・石原 亨（名古屋大学）
(45) 16:50 - 17:10
光暗号回路に対するレーザー故障注入攻撃と波長依存性を用いた実行時検知
〇西田 孔太・長谷川 侑大・御堂 義博・三浦 典之（大阪大学）・高橋 順子（NTT社会情報研究所）・北 翔太・新家 昭彦（NTTナノフォトニクスセンタ/NTT物性科学基礎研究所）・塩見 準（大阪大学）
−−− 移動 （ 80分 ） −−−
12月3日(木) 午後 【懇親会】 （18：30～20：30）
□ 18:30 - 20:30
懇親会
12月4日(金) 午前 【VLD5】 （会場A : 研修室 305) （09：30～10：50）
座長: 瀬戸 謙修 (熊本大学)
(46)/VLD 09:30 - 09:50
トポロジー同型分割による2-shotイジングモデルビット幅削減手法
○冨田 柊・多和田雅師・戸川 望（早大）
(47)/VLD 09:50 - 10:10
FPGA・LSI実装を目指す全並列イジングマシンのための遷移型多状態擬似アニーリング手法の提案
○河原尊之（東京理科大）
(48)/VLD 10:10 - 10:30
動的なQUBO簡略化によるQAOAの性能評価
○三田光希（早大）・宮原和大・八木哲志（NTT）・戸川 望（早大）
(49)/VLD 10:30 - 10:50
QAOAに対する形式を保持した回路改変型トロイ：性能劣化とグラフ学習器を用いたトロイ検出器
○吉見 尚・冨田 柊・戸川 望（早大）
12月4日(金) 午前 【DC1】 （会場B : 研修室 403) （09：30～10：50）
(50)/DC 09:30 - 09:50
信号値遷移による消費電力解析の定量的な評価に関する研究
○緒方佑成・宮瀬紘平・温 暁青（九工大）
(51)/DC 09:50 - 10:10
統計的遅延品質レベル向上のための2サイクルゲート網羅微小遅延故障の遅延サイズ決定手法とそのテスト生成
○片岡瞭夫・細川利典（日大）・吉村正義（京都産大）・新井雅之（日大）
(52)/DC 10:10 - 10:30
遷移故障検出率向上のための状態遷移における制御信号のドントケア割当て手法
○岩桐宏成・細川利典（日大）・吉村正義（京都産大）・新井雅之（日大）
(53)/DC 10:30 - 10:50
レジスタ転送レベルにおけるスキャンBISTのためのコントローラ設計に基づくテスト容易化設計手法の一考察
○飛田 奏・細川利典（日大）・吉村正義（京都産大）・新井雅之（日大）
−−− 休憩 （ 15分 ） −−−
12月4日(金) 午前 【RECONF3】 （会場A : 研修室 305) （11：05～12：25）
(54)/RECONF 11:05 - 11:25
指数ゴロム符号に基づく低遅延ロスレス映像圧縮のFPGA実装
○田口晃太郎・杉浦圭祐・山口佳樹（筑波大）・田中健太郎・藤原稔久・福井達也・高橋慶太（NTT）
(55)/RECONF 11:25 - 11:45
FPGAを用いた補償光学用画像処理エンジンの開発
○高橋光明・秋山正幸・鏡 慎吾（東北大）
(56)/RECONF 11:45 - 12:05
Informed RRT*のFPGAパイプライン化におけるデータ一貫性緩和手法の実機評価
○富田 紘（筑波大）・泉 知論（立命館大）・山口佳樹（筑波大/熊本大）
(57)/RECONF 12:05 - 12:25
ハードウェア実装容易性を考慮したMambaモデルの提案とそのFPGA実装
○更田裕司・日置雅和（産総研）
12月4日(金) 午前 【SLDM3】 （会場B : 研修室 403) （11：05～12：25）
(58) 11:05 - 11:25
構音障害音声における日本語子音モーラのための解釈可能な可視化
〇榎本 裕真（大阪大学大学院情報科学研究科）・山口 実紗（大阪大学大学院歯学研究科）・西川 広記・谷口 一徹（大阪大学大学院情報科学研究科）・松永 和秀・鵜澤 成一（大阪大学大学院歯学研究科）・尾上 孝雄（大阪大学大学院情報科学研究科）
(59) 11:25 - 11:45
飽和累積加算器の非線形性を用いたエッジNN向け低ビット累積加算器の検討
〇竹内 駿航（名古屋大学 情報学部）・増田 豊・石原 亨（名古屋大学 大学院情報学研究科）
(60) 11:45 - 12:05
符号非対称な活性化関数を用いるエッジNNのための極性反転2の補数量子化の検討
〇竹内 駿航（名古屋大学 情報学部）・増田 豊・石原 亨（名古屋大学 大学院情報学研究科）
(61) 12:05 - 12:25
学習分類子システムのハードウェア実装に向けた安全性検証時期の評価
〇今川 隆司（福井大学）
−−− 昼食休憩 （ 75分 ） −−−
12月4日(金) 午後 【基調講演】VLD （会場A : 研修室 305) （13：40～14：30）
座長: 植吉 晃大 (株式会社 Preferred Networks)
(62)/VLD 13:40 - 14:30
［招待講演］AI時代を生き抜く「協育」エコシステムを創ろう!
○秋永広幸（北大）
−−− 休憩 −−−
12月4日(金) 午後 【VLD6】 （会場A : 研修室 305) （14：45～15：45）
座長: 宮村 信 (ナノブリッジ・セミコンダクター株式会社)
(63)/VLD 14:45 - 15:05
農作物病害検出に向けたYOLOv11における注意機構と損失最適化の体系的統合
○Chuhan Zhang・Haimin Yan（立命館大）・Xiangbo Kong（富山県立大）・冨山宏之（立命館大）
(64)/VLD 15:05 - 15:25
UAV搭載エッジデバイスのための高速物体検出ネットワーク
○厳 海旻（立命館大）・孔 祥博（富山県立大）・冨山宏之（立命館大）
(65)/VLD 15:25 - 15:45
移動ロボットのための量子着想型安全リスクモデルの説明可能性評価
○唐 旻潔・冨山宏之（立命館大）
12月4日(金) 午後 【RECONF4】 （会場B : 研修室 403) （14：45～15：45）
(66)/RECONF 14:45 - 15:05
ローエンドFPGA向けの整数ベクトル拡張に準拠する高性能なRISC-V SoCの設計
○八木優樹・吉瀬謙二（科学大）
(67)/RECONF 15:05 - 15:25
REACT：組込みRISC-V向け高効率AESアクセラレータの設計と評価
○竹内一晴・一色 剛（科学大）
(68)/RECONF 15:25 - 15:45
Software-Defined認証メモリ暗号アーキテクチャのFPGA実装
○金澤颯飛（東大）・高前田伸也（東大/理研）
−−− 休憩 （ 15分 ） −−−
12月4日(金) 午後 【VLD7】 （会場A : 研修室 305) （16：00～17：00）
座長: 鬼頭 信貴 (中京大学)
(69)/VLD 16:00 - 16:20
カーボンナノチューブ薄膜トランジスタのセルライブラリ設計
○小林和志（電通大）・石原槙人・杉原新生（名大）・八巻隼人・本多弘樹（電通大）・内山晴樹・大野雄高（名大）・三輪 忍（電通大）
(70)/VLD 16:20 - 16:40
検証ループに基づく汎用LLMエージェントによるSkywater 130nmカスタムレイアウト生成
○田形寛斗・松岡航太郎・佐藤高史（京大）・粟野皓光（名大）
(71)/VLD 16:40 - 17:00
アナログ回路の自動配置配線における電圧降下抑制を考慮した素子アレイの電源配線構造の検討
○小林快成（滋賀県立大）・土谷 亮（関西大）・井上敏之（京都工繊大）・酒井 道（滋賀県立大）
12月4日(金) 午後 【DC2】 （会場B : 研修室 403) （16：00～17：00）
(72)/DC 16:00 - 16:20
加速度センサ数増加によるバットスイング動作の分類精度向上効果検証に関する研究
○占部嵩真・本田俊光・ホルスト シュテファン・宮瀬紘平（九工大）・石川秀大（大分高専）・セングプタ ロシュウィン・ポリアン イリア（シュトゥットガルト大）
(73)/DC 16:20 - 16:40
スマートフォン上での機械学習による動作解析システムの動作検証に関する研究
○曳野雄大・本田俊光・ホルスト シュテファン・宮瀬紘平・石川秀大（九工大）・セングプタ ロシュウィン・ポリアン イリア（シュトゥットガルト大）
(74)/DC 16:40 - 17:00
A Pipelined Temporal-Difference Convolution Engine for Low-Time-Step ResNet-18 Spiking Neural Networks
○Zhuang Yanhao・Kazuteru Namba（CHIBA Univ.）
12月4日(金) 午後 閉会式 （会場A : 研修室 305) （17：00～17：30）
□ 17:00 - 17:30
閉会式
一般講演：発表 15 分 ＋ 質疑応答 5 分
□ 09:30 - 09:45
開会の挨拶 & オープニング
12月2日(水) 午前 【VLD1】 （会場A : 研修室 305) （09：45～11：25）
座長: 増田 豊 (名古屋大学)
(1)/VLD 09:45 - 10:05
LLM・RAG・イジングマシンを用いた移動手段選択ルール付き複数日旅程最適化とその評価
○田中綺珠・鮑 思雅・戸川 望（早大）
(2)/VLD 10:05 - 10:25
旅行履歴を用いたACOによる個人向け旅程最適化手法
○梶 翔真（早大）・高山敏典（ゼンリンデータコム）・鮑 思雅・戸川 望（早大）
(3)/VLD 10:25 - 10:45
イジングマシンとLLMを用いた講義割当最適化の一検討
○齋藤善仁・戸川 望（早大）
(4)/VLD 10:45 - 11:05
サステナブル基地局の電源選択最適化問題に対するドメインウォール制約を用いた定式化と求解性能評価
○稲葉慎之助（早大）・道後千尋・斉藤和広（KDDI総合研究所）・多和田雅師・戸川 望（早大）
(5)/VLD 11:05 - 11:25
刻み幅を導入した単断面ユニットコミットメント問題のQUBO定式化と複数ソルバーによる評価
○青木来生・丹野祐次郎・藤本 悠・林 泰弘・戸川 望（早大）
12月2日(水) 午前 【ICD1】 （会場B : 研修室 403) （09：45～11：25）
(6)/ICD 09:45 - 10:05
CiMにおけるIR dropによるビット線電流変動を抑制する重みを考慮したマッピング手法
○松井千尋・鈴木渉太・三澤奈央子・竹内 健（東大）
(7)/ICD 10:05 - 10:25
不揮発性メモリを中心としたハードウェアによるLiquid Neural Networkベースのリアルタイムロボット制御の高速化
○山本湧也・三澤奈央子・松井千尋・竹内 健（東大）
(8)/ICD 10:25 - 10:45
多値ReRAMを用いた長文脈ブロック拡散言語モデル推論におけるKVキャッシュのメモリセル数と読出しエネルギーの削減
○東 真史・鈴木渉太・山本湧也・三澤奈央子・松井千尋・竹内 健（東大）
(9)/ICD 10:45 - 11:05
特徴量抽出可能なCMOSイメージセンサに向けた1.58-bit RaScaNetの省面積設計とFPGA実装
○家垣諒也・森田洋輝・大須賀裕宇（立命館大）・吉田康太（産総研/立命館大）・堀 洋平（産総研）・大倉俊介（立命館大）
(10)/ICD 11:05 - 11:25
イメージセンサの画素アレイ内演算とデジタルCNN処理を組み合わせた画像分類器の実装評価
○榎本 剛・今川航汰・上野雄貴（立命館大）・吉田康太（産総研/立命館大）・堀 洋平（産総研）・大倉俊介（立命館大）
−−− 昼食休憩 （ 75分 ） −−−
12月2日(水) 午後 【招待講演】SLDM （会場A : 研修室 305) （12：40～13：30）
(11) 12:40 - 13:30
[招待講演] TBA
〇内藤 健太（日立製作所 研究開発グループ）
−−− 休憩 （ 15分 ） −−−
12月2日(水) 午後 【招待講演】ICD （会場A : 研修室 305) （13：45～14：35）
(12)/ICD 13:45 - 14:35
［招待講演］AI半導体人材育成のためのAIによるAIプロセッサ設計
○小菅敦丈（東大）
−−− 休憩 （ 15分 ） −−−
12月2日(水) 午後 【VLD2】（会場A : 研修室 305) （14：50～16：10）
座長: 笹川 幸宏 (株式会社ソシオネクスト)
(13)/VLD 14:50 - 15:10
異種メモリ階層におけるデータ転送削減に向けたCPU-GPU協調LLM推論システム
○鈴木渉太・柴田行輝・三澤奈央子・松井千尋・竹内 健（東大）
(14)/VLD 15:10 - 15:30
LLMアクセラレータにおける乗算器削減に向けた混合プレーン三値量子化の提案
○出良 敦・瀬戸謙修（熊本大）
(15)/VLD 15:30 - 15:50
SNNにおける脱抑制を用いたジッターノイズに頑健なモデルの開発
○古賀博希・武内良典（近畿大）
(16)/VLD 15:50 - 16:10
MOSFETリーク電流型リザバーの有向閉路グラフ構造を用いた省面積化
○関 隆斗・松岡航太郎・佐藤高史（京大）
12月2日(水) 午後 【RECONF1】 （会場B : 研修室 403) （14：50～16：10）
(17)/RECONF 14:50 - 15:10
ダイヤモンドトランジスタを用いたFPGAのHSPICEシミュレーション
○足立悠司・渡邊 実・渡邊誠也（岡山大）
(18)/RECONF 15:10 - 15:30
リペアラブルFPGAの構成回路のトータルドーズ耐性評価
○李 佳翼（岡山大）・渡邊 実・渡邊誠也（Okayama University）
(19)/RECONF 15:30 - 15:50
eFPGA IPコアの内部論理リソースを利用したハードウェア故障診断手法
○吉田実由・福田琢真・飯田全広（熊本大）
(20)/RECONF 15:50 - 16:10
Verilog-to-Routingへの故障回避機能の実装
○小川綾介・渡邊 実・渡邊誠也（岡山大）
−−− 休憩 （ 15分 ） −−−
12月2日(水) 午後 【ポスターセッション】 （ポスター会場 : 4F ギャラリー) （16：25～17：55）
■ 16:25 - 17:55
ポスターセッション （4F ギャラリー)
【VLD】
(P1)異種メモリ階層におけるデータ転送削減に向けたCPU-GPU協調LLM推論システム
○鈴木渉太・柴田行輝・三澤奈央子・松井千尋・竹内 健(東大)
(P2)トポロジー同型分割による2-shotイジングモデルビット幅削減手法
○冨田 柊・多和田雅師・戸川 望(早大)
(P3)LLM・RAG・イジングマシンを用いた複数日インターモーダル旅程最適化とその評価
○田中綺珠・鮑 思雅・戸川 望(早大)
(P4)検証ループに基づく汎用LLMエージェントによるSkywater 130nmカスタムレイアウト生成
○田形寛斗・佐藤高史(京大)・粟野皓光(名大)
(P5)サステナブル基地局の電源選択最適化問題に対するドメインウォール制約を用いた定式化と求解性能評価
○稲葉慎之助(早大)・道後千尋・斉藤和広(KDDI総合研究所)・多和田雅師・戸川 望(早大)
(P6)旅行履歴を用いたACOによる個人向け旅程最適化手法
○梶 翔真(早大)・高山敏典(ゼンリンデータコム)・鮑 思雅・戸川 望(早大)
(P7)LLMアクセラレータにおける乗算器削減に向けた混合プレーン三値量子化の提案
○出良 敦・瀬戸謙修(熊本大)
(P8)刻み幅を導入した単断面ユニットコミットメント問題のQUBO定式化と複数ソルバーによる評価
○青木来生・丹野祐次郎・藤本 悠・林 泰弘・戸川 望(早大)
(P9)イジングマシンとLLMを用いた講義割当最適化の一検討
○齋藤善仁・戸川 望(早大)
(P10)動的なQUBO簡略化によるQAOAの性能評価
○三田光希(早大)・宮原和大・八木哲志(NTT)・戸川 望(早大)
(P11)QAOAに対する形式を保持した回路改変型トロイ：性能劣化とグラフ学習器を用いたトロイ検出器
○吉見 尚・冨田 柊・戸川 望(早大)
(P12)A Configurable SLH-DSA Accelerator for RISC-V-Based SoCs
○WU HAO・Makoto Ikeda(UTokyo)
(P13)SNNにおける脱抑制を用いたジッターノイズに頑健なモデルの開発
○古賀博希・武内良典(近畿大)
(P14)カーボンナノチューブ薄膜トランジスタのセルライブラリ設計
○小林和志(電通大)・石原槙人・杉原新生(名大)・八巻隼人・本多弘樹(電通大)・内山晴樹・大野雄高(名大)・三輪 忍(電通大)
(P15)発表キャンセル
(P16)Polynomial Modular Number Systemを用いた剰余乗算器のASIC向け設計探索
○中川智文・松尾亮祐・池田 誠(東大)
(P17)MOSFETリーク電流型リザバーの有向閉路グラフ構造を用いた省面積化
○関 隆斗・松岡航太郎・佐藤高史(京大)
【DC】
(P18)信号値遷移による消費電力解析の定量的な評価に関する研究
○緒方佑成・宮瀬紘平・温 暁青(九工大)
(P19)加速度センサ数増加によるバットスイング動作の分類精度向上効果検証に関する研究
○占部嵩真・本田俊光・ホルスト シュテファン・宮瀬紘平(九工大)・石川秀大(大分高専)・セングプタ ロシュウィン・ポリアン イリア(シュトゥットガルト大)
(P20)スマートフォン上での機械学習による動作解析システムの動作検証に関する研究
○曳野雄大・本田俊光・ホルスト シュテファン・宮瀬紘平・石川秀大(九工大)・セングプタ ロシュウィン・ポリアン イリア(シュトゥットガルト大)
【RECONF】
(P21)AES命令拡張を備えた低消費電力・高効率RISC-Vアクセラレータの設計とFPGA実装
○竹内一晴・一色 剛(科学大)
(P22)Informed RRT*のFPGAパイプライン化におけるデータ一貫性緩和手法の実機評価
○富田 紘(筑波大)・泉 知論(立命館大)・山口佳樹(筑波大/熊本大)
【ICD】
(P23)不揮発性メモリを中心としたハードウェアによるLiquid Neural Networkベースのリアルタイムロボット制御の高速化
○山本湧也・三澤奈央子・松井千尋・竹内 健(東大)
(P24)22 nmバルクプロセスにおけるレイアウト配置によるMCU緩和効果の実測評価
○万代周平・中島隆一・松本新大・中岡優作・中本 耀・谷口宗太郎(京都工繊大)・小野田 忍(量子科学技研開発機構)・古田 潤(岡山県立大)・小林和淑(京都工繊大)
(P25)多値ReRAMを用いた長文脈ブロック拡散言語モデル推論におけるKVキャッシュのメモリセル数と読出しエネルギーの削減
○東 真史・鈴木渉太・山本湧也・三澤奈央子・松井千尋・竹内 健(東大)
(P26)特徴量抽出可能なCMOSイメージセンサに向けた1.58-bit RaScaNetの省面積設計とFPGA実装
○家垣諒也・森田洋輝・大須賀裕宇(立命館大)・吉田康太(産総研/立命館大)・堀 洋平(産総研)・大倉俊介(立命館大)
(P27)トポロジードメインを考慮したDeep Kernel Learning-Based Bayesian Optimizationによるアナログ集積回路の自動サイジング
○南村天楽・髙井伸和(京都工繊大)
(P28)イメージセンサの画素アレイ内演算とデジタルCNN処理を組み合わせた画像分類器の実装評価
○榎本 剛・今川航汰・上野雄貴(立命館大)・吉田康太(産総研,立命館大)・堀 洋平(産総研)・大倉俊介(立命館大)
【SLDM】
(P29)大域クロックの局所クロック位相への変換に基づくタイミング安全性記述の試み〜理論物理学からの着想
山崎 進(北九州市立大学)
(P30)モデル／RTL混在シミュレーションを用いたAI駆動型計算機アーキテクチャ探索
山崎 進(北九州市立大学)
(P31)構音障害音声における日本語子音モーラのための解釈可能な可視化
榎本 裕真(大阪大学大学院情報科学研究科)・山口 実紗(大阪大学大学院歯学研究科)・西川 広記・谷口 一徹(大阪大学大学院情報科学研究科)・松永 和秀・鵜澤 成一(大阪大学大学院歯学研究科)・尾上 孝雄(大阪大学大学院情報科学研究科)
(P32)光暗号回路に対するレーザー故障注入攻撃と波長依存性を用いた実行時検知
西田 孔太・長谷川 侑大・御堂 義博・三浦 典之(大阪大学)・高橋 順子(NTT社会情報研究所)・北 翔太・新家 昭彦(NTTナノフォトニクスセンタ/NTT物性科学基礎研究所)・塩見 準(大阪大学)
(P33)発表キャンセル
(P34)CPU-Eval：CPUのハードウェアコード生成における大規模言語モデルの評価ベンチマーク
岩田 結星(名古屋大学 情報学部)・増田 豊・石原 亨(名古屋大学 大学院情報学研究科)
(P35)光素子の非線形特性を演算に直接用いる光電融合ニューラルネットワークの設計
石毛 雅也・増田 豊・石原 亨(名古屋大学)
(P36)学習分類子システムのハードウェア実装に向けた安全性検証時期の評価
今川 隆司(福井大学)
12月3日(木) 午前 【ICD2】 （会場A : 研修室 305) （09：30～11：10）
(21)/ICD 09:30 - 09:50
トポロジー情報を考慮したグラフ深層カーネル学習によるアナログ集積回路の自動サイジング
○南村天楽・髙井伸和（京都工繊大）
(22)/ICD 09:50 - 10:10
MTJベースTRIM機能を用いた小面積・高安定リングオシレータの一構成
○山本 柊・夏井雅典・羽生貴弘（東北大）
(23)/ICD 10:10 - 10:30
細胞内応用に向けた6-bit Asynchronous SAR ADCを用いた超小型温度センサICの設計と評価
○酒井柚稀・竹元大喜・青柳昌宏・大川 猛（熊本大）
(24)/ICD 10:30 - 10:50
三次元積層に向けた再利用可能なTSVマクロの設計と評価
○仙石崇大・青柳昌宏・大川 猛（熊本大）
(25)/ICD 10:50 - 11:10
22 nmバルクプロセスにおけるレイアウト配置によるMCU緩和効果の実測評価
○万代周平・中島隆一・松本新大・中岡優作・中本 耀・谷口宗太郎（京都工繊大）・小野田 忍（量子科学技研開発機構）・古田 潤（岡山県立大）・小林和淑（京都工繊大）
12月3日(木) 午前 【SLDM1】 （会場B : 研修室 403) （09：30～10：50）
(26) 09:30 - 09:50
大域クロックの局所クロック位相への変換に基づくタイミング安全性記述の試み〜理論物理学からの着想
〇山崎 進（北九州市立大学）
(27) 09:50 - 10:10
モデル／RTL混在シミュレーションを用いたAI駆動型計算機アーキテクチャ探索
〇山崎 進（北九州市立大学）
(28) 10:10 - 10:30
LLMを用いたゲートサイジングアルゴリズム探索の検討
〇山田 夏輝・小島 拓也（筑波大学）・門本 淳一郎（東京大学）
(29) 10:30 - 10:50
CPU-Eval：CPUのハードウェアコード生成における大規模言語モデルの評価ベンチマーク
〇岩田 結星（名古屋大学 情報学部）・増田 豊・石原 亨（名古屋大学 大学院情報学研究科）
−−− 休憩 （ 15分 ） −−−
12月3日(木) 午前 【VLD3】 （会場A : 研修室 305) （11：25～12：45）
座長: 平山 貴司 (岩手大学)
(30)/VLD 11:25 - 11:45
状態保持型CDCL SAT求解における予測駆動オンライン計算時間割当て
○馬 瑞・厳 海旻（立命館大）・河上智久（デューク大）・嶋田知泰（立命館大）・孔 祥博（富山県立大）・冨山宏之・山下 茂（立命館大）
(31)/VLD 11:45 - 12:05
集合対間配線問題に対するSATを用いた配線手法の高速化
○赤塚悠斗・藤吉邦洋（東京農工大）
(32)/VLD 12:05 - 12:25
ソフトウェア・ハードウェア記述言語を同一尺度で評価する複雑度指標の提案
○鈴木佑典・池田 誠（東大）
(33)/VLD 12:25 - 12:45
Verilog-to-RoutingにおけるSDCベースの2相クロックモデリング
○キナリ サフィラ アディネ・渡邊 実・渡邊誠也（岡山大）
12月3日(木) 午前 【RECONF2】 （会場B : 研修室 403) （11：25～12：45）
(34)/RECONF 11:25 - 11:45
クロック分配に使用するスイッチングマトリクスの設計
○中賀俊宏・渡邊 実・渡邊誠也（岡山大）
(35)/RECONF 11:45 - 12:05
実装回路のグラフ構造を局所接続に適用したeFPGA向け配線アーキテクチャの提案と面積評価
○木幡聡太・岩崎凌大・千葉周也・飯田全広（熊本大）
(36)/RECONF 12:05 - 12:25
配線遅延を考慮した非アイランドスタイルeFPGA向け配置・配線手法
○井石有美・飯田全広・瀬戸謙修（熊本大）
(37)/RECONF 12:25 - 12:45
CGRAにおける処理粒度と性能のトレードオフ評価
○小田天平・岩崎凌大・飯田全広（熊本大）
−−− 昼食休憩 （ 75分 ） −−−
12月3日(木) 午後 【招待講演】ICD （会場A : 研修室 305) （14：00～14：50）
(38)/ICD 14:00 - 14:50
［招待講演］AIエージェント時代に変革を迫られるLSI設計と人材育成
○岡田健一（Science Tokyo）
−−− 休憩 （ 15分 ） −−−
12月3日(木) 午後 【招待講演】VLD （会場A : 研修室 305) （15：05～15：55）
座長: 小田川 真之 (日本ケイデンスデザインシステムズ)
(39)/VLD 15:05 - 15:55
［招待講演］Raads: LLM活用による設計TAT半減への挑戦
○田辺 聡（Rapidus）
−−− 休憩 （ 15分 ） −−−
12月3日(木) 午後 【VLD4】 （会場A : 研修室 305) （16：10～17：10）
座長: 今井 雅 (弘前大学)
(40)/VLD 16:10 - 16:30
三重冗長化した耐放射線RISC-Vプロセッサのトータルドーズ耐性評価
○寺本祥汰・渡邊 実・渡邊誠也（岡山大）
(41)/VLD 16:30 - 16:50
Streaming TreeHashを用いた共有資源型SLH-DSAアクセラレータの設計とRISC-VベースのSoCへの統合評価
○吴 昊・池田 誠（東大）
(42)/VLD 16:50 - 17:10
Polynomial Modular Number Systemを用いた剰余乗算器のASIC向け設計探索
○中川智文・松尾亮祐・池田 誠（東大）
12月3日(木) 午後 【SLDM2】 （会場B : 研修室 403) （16：10～17：10）
(43) 16:10 - 16:30
光電融合回路シミュレーションに基づく通信品質制約下での光トランシーバの省エネルギー化手法
〇太田 充洋・増田 豊・石原 亨（名古屋大学）
(44) 16:30 - 16:50
光素子の非線形特性を演算に直接用いる光電融合ニューラルネットワークの設計
〇石毛 雅也・増田 豊・石原 亨（名古屋大学）
(45) 16:50 - 17:10
光暗号回路に対するレーザー故障注入攻撃と波長依存性を用いた実行時検知
〇西田 孔太・長谷川 侑大・御堂 義博・三浦 典之（大阪大学）・高橋 順子（NTT社会情報研究所）・北 翔太・新家 昭彦（NTTナノフォトニクスセンタ/NTT物性科学基礎研究所）・塩見 準（大阪大学）
−−− 移動 （ 80分 ） −−−
12月3日(木) 午後 【懇親会】 （18：30～20：30）
□ 18:30 - 20:30
懇親会
12月4日(金) 午前 【VLD5】 （会場A : 研修室 305) （09：30～10：50）
座長: 瀬戸 謙修 (熊本大学)
(46)/VLD 09:30 - 09:50
トポロジー同型分割による2-shotイジングモデルビット幅削減手法
○冨田 柊・多和田雅師・戸川 望（早大）
(47)/VLD 09:50 - 10:10
FPGA・LSI実装を目指す全並列イジングマシンのための遷移型多状態擬似アニーリング手法の提案
○河原尊之（東京理科大）
(48)/VLD 10:10 - 10:30
動的なQUBO簡略化によるQAOAの性能評価
○三田光希（早大）・宮原和大・八木哲志（NTT）・戸川 望（早大）
(49)/VLD 10:30 - 10:50
QAOAに対する形式を保持した回路改変型トロイ：性能劣化とグラフ学習器を用いたトロイ検出器
○吉見 尚・冨田 柊・戸川 望（早大）
12月4日(金) 午前 【DC1】 （会場B : 研修室 403) （09：30～10：50）
(50)/DC 09:30 - 09:50
信号値遷移による消費電力解析の定量的な評価に関する研究
○緒方佑成・宮瀬紘平・温 暁青（九工大）
(51)/DC 09:50 - 10:10
統計的遅延品質レベル向上のための2サイクルゲート網羅微小遅延故障の遅延サイズ決定手法とそのテスト生成
○片岡瞭夫・細川利典（日大）・吉村正義（京都産大）・新井雅之（日大）
(52)/DC 10:10 - 10:30
遷移故障検出率向上のための状態遷移における制御信号のドントケア割当て手法
○岩桐宏成・細川利典（日大）・吉村正義（京都産大）・新井雅之（日大）
(53)/DC 10:30 - 10:50
レジスタ転送レベルにおけるスキャンBISTのためのコントローラ設計に基づくテスト容易化設計手法の一考察
○飛田 奏・細川利典（日大）・吉村正義（京都産大）・新井雅之（日大）
−−− 休憩 （ 15分 ） −−−
12月4日(金) 午前 【RECONF3】 （会場A : 研修室 305) （11：05～12：25）
(54)/RECONF 11:05 - 11:25
指数ゴロム符号に基づく低遅延ロスレス映像圧縮のFPGA実装
○田口晃太郎・杉浦圭祐・山口佳樹（筑波大）・田中健太郎・藤原稔久・福井達也・高橋慶太（NTT）
(55)/RECONF 11:25 - 11:45
FPGAを用いた補償光学用画像処理エンジンの開発
○高橋光明・秋山正幸・鏡 慎吾（東北大）
(56)/RECONF 11:45 - 12:05
Informed RRT*のFPGAパイプライン化におけるデータ一貫性緩和手法の実機評価
○富田 紘（筑波大）・泉 知論（立命館大）・山口佳樹（筑波大/熊本大）
(57)/RECONF 12:05 - 12:25
ハードウェア実装容易性を考慮したMambaモデルの提案とそのFPGA実装
○更田裕司・日置雅和（産総研）
12月4日(金) 午前 【SLDM3】 （会場B : 研修室 403) （11：05～12：25）
(58) 11:05 - 11:25
構音障害音声における日本語子音モーラのための解釈可能な可視化
〇榎本 裕真（大阪大学大学院情報科学研究科）・山口 実紗（大阪大学大学院歯学研究科）・西川 広記・谷口 一徹（大阪大学大学院情報科学研究科）・松永 和秀・鵜澤 成一（大阪大学大学院歯学研究科）・尾上 孝雄（大阪大学大学院情報科学研究科）
(59) 11:25 - 11:45
飽和累積加算器の非線形性を用いたエッジNN向け低ビット累積加算器の検討
〇竹内 駿航（名古屋大学 情報学部）・増田 豊・石原 亨（名古屋大学 大学院情報学研究科）
(60) 11:45 - 12:05
符号非対称な活性化関数を用いるエッジNNのための極性反転2の補数量子化の検討
〇竹内 駿航（名古屋大学 情報学部）・増田 豊・石原 亨（名古屋大学 大学院情報学研究科）
(61) 12:05 - 12:25
学習分類子システムのハードウェア実装に向けた安全性検証時期の評価
〇今川 隆司（福井大学）
−−− 昼食休憩 （ 75分 ） −−−
12月4日(金) 午後 【基調講演】VLD （会場A : 研修室 305) （13：40～14：30）
座長: 植吉 晃大 (株式会社 Preferred Networks)
(62)/VLD 13:40 - 14:30
［招待講演］AI時代を生き抜く「協育」エコシステムを創ろう!
○秋永広幸（北大）
−−− 休憩 −−−
12月4日(金) 午後 【VLD6】 （会場A : 研修室 305) （14：45～15：45）
座長: 宮村 信 (ナノブリッジ・セミコンダクター株式会社)
(63)/VLD 14:45 - 15:05
農作物病害検出に向けたYOLOv11における注意機構と損失最適化の体系的統合
○Chuhan Zhang・Haimin Yan（立命館大）・Xiangbo Kong（富山県立大）・冨山宏之（立命館大）
(64)/VLD 15:05 - 15:25
UAV搭載エッジデバイスのための高速物体検出ネットワーク
○厳 海旻（立命館大）・孔 祥博（富山県立大）・冨山宏之（立命館大）
(65)/VLD 15:25 - 15:45
移動ロボットのための量子着想型安全リスクモデルの説明可能性評価
○唐 旻潔・冨山宏之（立命館大）
12月4日(金) 午後 【RECONF4】 （会場B : 研修室 403) （14：45～15：45）
(66)/RECONF 14:45 - 15:05
ローエンドFPGA向けの整数ベクトル拡張に準拠する高性能なRISC-V SoCの設計
○八木優樹・吉瀬謙二（科学大）
(67)/RECONF 15:05 - 15:25
REACT：組込みRISC-V向け高効率AESアクセラレータの設計と評価
○竹内一晴・一色 剛（科学大）
(68)/RECONF 15:25 - 15:45
Software-Defined認証メモリ暗号アーキテクチャのFPGA実装
○金澤颯飛（東大）・高前田伸也（東大/理研）
−−− 休憩 （ 15分 ） −−−
12月4日(金) 午後 【VLD7】 （会場A : 研修室 305) （16：00～17：00）
座長: 鬼頭 信貴 (中京大学)
(69)/VLD 16:00 - 16:20
カーボンナノチューブ薄膜トランジスタのセルライブラリ設計
○小林和志（電通大）・石原槙人・杉原新生（名大）・八巻隼人・本多弘樹（電通大）・内山晴樹・大野雄高（名大）・三輪 忍（電通大）
(70)/VLD 16:20 - 16:40
検証ループに基づく汎用LLMエージェントによるSkywater 130nmカスタムレイアウト生成
○田形寛斗・松岡航太郎・佐藤高史（京大）・粟野皓光（名大）
(71)/VLD 16:40 - 17:00
アナログ回路の自動配置配線における電圧降下抑制を考慮した素子アレイの電源配線構造の検討
○小林快成（滋賀県立大）・土谷 亮（関西大）・井上敏之（京都工繊大）・酒井 道（滋賀県立大）
12月4日(金) 午後 【DC2】 （会場B : 研修室 403) （16：00～17：00）
(72)/DC 16:00 - 16:20
加速度センサ数増加によるバットスイング動作の分類精度向上効果検証に関する研究
○占部嵩真・本田俊光・ホルスト シュテファン・宮瀬紘平（九工大）・石川秀大（大分高専）・セングプタ ロシュウィン・ポリアン イリア（シュトゥットガルト大）
(73)/DC 16:20 - 16:40
スマートフォン上での機械学習による動作解析システムの動作検証に関する研究
○曳野雄大・本田俊光・ホルスト シュテファン・宮瀬紘平・石川秀大（九工大）・セングプタ ロシュウィン・ポリアン イリア（シュトゥットガルト大）
(74)/DC 16:40 - 17:00
A Pipelined Temporal-Difference Convolution Engine for Low-Time-Step ResNet-18 Spiking Neural Networks
○Zhuang Yanhao・Kazuteru Namba（CHIBA Univ.）
12月4日(金) 午後 閉会式 （会場A : 研修室 305) （17：00～17：30）
□ 17:00 - 17:30
閉会式
一般講演：発表 15 分 ＋ 質疑応答 5 分
発表募集のご案内
原稿締切厳守 ！
- 原稿締切日の24時を過ぎるとシステムに投稿できなくなり、発表も取り消しとなりますのでご注意ください。
- 原稿締切までは何度でもご自身でアップロード可能です（締切後は、原稿の差替え（再アップロード）、発表の取り消しもできませんのでご注意ください）。
- フォントが正しく埋め込まれていないといったトラブルもありますので、早めに一度アップロードされることをお勧めします。
***********************************************************************
デザインガイア2026
—VLSI 設計の新しい大地—
2026年12月2日(水)-4日(金)
北海道札幌市 札幌市教育文化会館
発表申込期限:2026年9月4日(金)
→ 9月18日(金) 延長しました！
協賛：
IEEE CEDA All Japan Joint Chapter
IEEE CASS Japan Joint Chapter
IEEE CASS Kansai Chapter
IEEE CASS Fukuoka Chapter
IEEE SSCS Kansai Chapter
公式 web ページ：
https://sites.google.com/view/design-gaia-2026/
***********************************************************************
デザインガイア2026
—VLSI 設計の新しい大地—
2026年12月2日(水)-4日(金)
北海道札幌市 札幌市教育文化会館
発表申込期限:2026年9月
→ 9月18日(金) 延長しました！
協賛：
IEEE CEDA All Japan Joint Chapter
IEEE CASS Japan Joint Chapter
IEEE CASS Kansai Chapter
IEEE CASS Fukuoka Chapter
IEEE SSCS Kansai Chapter
公式 web ページ：
https://sites.google.com/view/design-gaia-2026/
***********************************************************************
●主催研究会/テーマ
恒例となっております「デザインガイア」を標記日程、会場にて開催致します.
5つの第1種研究会の併催・連催として,今年は,現地での対面開催を予定しています．
今年のテーマは「生成AIが拓くLSI設計の新潮流と人材育成」です.
また,以下の組み合わせでサブテーマを設定しております.奮って発表をお申し込み下さい.
・IPSJ-SLDM研究会/VLD研究会/DC研究会
「VLSIの設計/検証/テストおよび一般」
・RECONF研究会
「リコンフィギャラブルシステムにおける設計技術および一般」
・ICD研究会
「アプリケーション・ドリブン・システム開発技術
（AI実装/画像処理/アルゴリズム/アーキテクチャ）および一般」
恒例となっております「デザインガイア」を標記日程、会場にて開催致します.
5つの第1種研究会の併催・連催として,今年は,現地での対面開催を予定しています．
今年のテーマは「生成AIが拓くLSI設計の新潮流と人材育成」です.
また,以下の組み合わせでサブテーマを設定しております.奮って発表をお申し込み下さい.
・IPSJ-SLDM研究会/VLD研究会/DC研究会
「VLSIの設計/検証/テストおよび一般」
・RECONF研究会
「リコンフィギャラブルシステムにおける設計技術および一般」
・ICD研究会
「アプリケーション・ドリブン・システム開発技術
（AI実装/画像処理/アルゴリズム/アーキテクチャ）および一般」
●発表申込
*以下のURLよりお申し込みください。
・SLDMにて発表を希望される方
https://ipsj1.i-product.biz/ipsjsig/SLDM/
※SLDM研究会へお申込みの場合、「連絡事項欄」で以下の質問にお答えください。1,2については各種受賞資格の確認のためにのみ使用します。記載がない場合、審査対象から外れる場合があります。
1. 発表者の職種（学生 / 教員 / 企業 / その他）
2. 生年月日（ 年 月 日）
3. ポスター発表（希望する / 希望しない）
・VLD にて発表を希望される方
https://ken.ieice.org/ken/program/index.php?tgid=IEICE-VLD
・DC にて発表を希望される方
https://ken.ieice.org/ken/program/index.php?tgid=IEICE-DC
・RECONF にて発表を希望される方
https://ken.ieice.org/ken/program/index.php?tgid=IEICE-RECONF
・ICD にて発表を希望される方
https://ken.ieice.org/ken/program/index.php?tgid=IEICE-ICD
*同じサブテーマを冠している研究会は,どの研究会にお申し込みいただいても取り扱いは同じになります.
*発表日のご希望がある場合には備考欄にその旨をご記入下さい.ただし,ご希望に沿えない場合もあります.
*プログラム編成の関係上,2日に短縮して開催する可能性があります.
*発表者も聴講者同様,公式 web ページより参加登録をお願いします.
*原稿提出期限は 10 月 27 日(火)【厳守】です.
●発表申込期限：2026年
●原稿提出期限：2026年10月27日(火) 23：59 締切厳守
※23時59分を過ぎるとシステムに投稿できなくなります．
締切に遅れると発表キャンセルとなりますのでご注意ください．
また，フォントの埋め込みがされていないとアラートが出ます．
お早めにご投稿くださいますようお願いいたします．
●ポスターセッション
デザインガイア 2026 では以下の要領でポスター発表を募集致します.奮ってご応募下さい.
*目的:発表内容についてじっくり議論する場,および,研究者間の交流の場を提供する.
*日時:12月2日(水)【予定】
*申込方法:デザインガイア発表申込時に,備考欄に「ポスター発表希望」と記載下さい。
(ポスター発表のみの申込は不可)
*表彰: 優秀な発表を表彰します.
●問合せ先
*ご不明な点は以下のアドレス宛にメールでお問い合わせ下さい．
vld-gaia26 [at] mail.ieice.org
*各担当窓口
VLD: 小田川 真之（日本ケイデンス），増田 豊（名古屋大学）
RECONF:安藤洸太（北海道大学），高野恵輔（JAIST）
ICD: 辻将信（ローム株式会社），高野 恭弥（東京理科大学）
DC: 大竹哲史（大分大），白旭（ナノブリッジ・セミコンダクター）
SLDM: 野崎 佑典（名城大学），土屋秀和（東海大学），古田 潤（岡山県立大学）
ローカル:安藤洸太（北海道大学）
その他
- 個人情報について：
発表申込・参加申込にてご提供いただいた個人情報は、情報処理学会プライバシーポリシーに則って適切に管理します。同意いただいたうえでお申し込みください。なお、研究会幹事より直接ご連絡させていただく場合もございますのでご了承願います。
参考） 情報処理学会プライバシーポリシー - 研究会主催のイベントが開催されない場合の対応について：
https://www.ipsj.or.jp/kenkyukai/sig-event-cancel.html - アンチハラスメントポリシー：
研究会では、分野の継続的な発展のためには、自由な思考と表現、そしてオープンな場における敬意のある科学的な議論が重要だと考えています。これらには、その価値と役割を理解・尊重し、多様な価値観を認め合うコミュニティと場が必要です。
研究会では、研究発表会に関わる全ての人々にハラスメントのない環境を提供するために努力します。いかなる形態であっても、参加者へのハラスメント行為を容認しません。ハラスメントには、ストーカー行為、望まない写真撮影や録音・録画、不適切な接触、人種、性別、宗教、年齢、色、外見、国籍、祖先、障害、性同一性、性的嗜好に基づく嫌がらせ、およびそれらに関連した不快な言動を含みます。本ポリシーには挑戦的な科学的議論を妨げる目的はありません。むしろ、ハラスメント行為を防止することで、あらゆる参加者を歓迎し、オープンな場で安心して議論に参加できる環境を促進することを意図しています。
ハラスメントを受けた、あるいは目撃した場合は、上記研究会照会先までご連絡ください。ハラスメント行為が認められた場合は、その参加者に対して適切な対応を行います。