第210回SLDM研究発表会（デザインガイア2025）
第210回システムとLSIの設計技術研究発表会（デザインガイア2025）
本研究発表会は現地での対面開催を予定しています．
参加を希望される方は，以下「参加申込」をご参照の上，情報処理学会マイページから参加申込をお願いいたします ．非会員の方もマイページを開設してお申し込みください．参加申込をしていただくと，研究報告のダウンロード方法等を記載したメールをお送りします．参加費無料の研究会登録会員/ジュニア会員も，URLの取得と参加者数の把握のため，マイページより参加申込をしてくださいますようお願いいたします．
参加を希望される方は，以下「参加申込」をご参照の上，情報処理学会マイページから参加申込をお願いいたします ．非会員の方もマイページを開設してお申し込みください．参加申込をしていただくと，研究報告のダウンロード方法等を記載したメールをお送りします．参加費無料の研究会登録会員/ジュニア会員も，URLの取得と参加者数の把握のため，マイページより参加申込をしてくださいますようお願いいたします．
参考資料：全国大会時のZoom利用の手引き
参加申込のご案内
議題：デザインガイア2025 -VLSI 設計の新しい大地-
協賛：
IEEE CEDA All Japan Joint Chapter
IEEE CASS Japan Joint Chapter
IEEE CASS Kansai Chapter
IEEE CASS Fukuoka Chapter
IEEE SSCS Kansai Chapter
申込締切 ：2025年12月3日
※現地での参加申込受付は行いませんので事前にマイページからお申込みをお願いいたします。
※マイページからのお申込み以外に別途デザインガイア独自のフォームからの登録が必要です。
以下のページから登録をお願いいたします。
https://sites.google.com/view/design-gaia-2025/%E5%8F%82%E5%8A%A0%E7%99%BB%E9%8C%B2
※現在非会員の方などはマイページ開設にお時間がかかる場合もございます。また、参加申込返信メールが迷惑メールと判定されてメール不達となることもありますので、お早目にお申込みくださいますようお願いいたします（メールが届かない場合は、参加費のご入金前に、再度申込画面で他のメールアドレスを入力してお申込みしてください（お申込み情報は上書きされます））。
参加費：
|
参加費（研究報告／税込）
|
|
|---|---|
| 参加種別 | 金額 |
| SLDM研究会登録会員／ジュニア会員 | 0円 |
| 情報処理学会名誉会員、正会員、賛助会員 | 3,300円 |
| 情報処理学会学生会員 | 1,100円 |
| 非会員(一般/学生) | 4,400円 |
申込方法 ：
| 以下アイコンのいずれかよりお申込みください。 ※非会員の方もマイページ開設が必要です。開設には費用はかかりません。    |
＊＊お申込みの際の注意事項＊＊
- マイページからのお申込み以外に別途デザインガイア独自のフォームからの登録が必要です。
以下のページから登録をお願いいたします。
https://sites.google.com/view/design-gaia-2025/%E5%8F%82%E5%8A%A0%E7%99%BB%E9%8C%B2 - 参加申込にてご提供頂いた個人情報は、情報処理学会プライバシーポリシーに則って適切に管理します。 なお、研究会幹事より直接ご連絡させていただく場合もございますのでご了承願います。 参考） 情報処理学会プライバシーポリシー
- 参加費のお支払いはマイページより12月10日(水)までにお願いいたします。会場での支払いは受け付けませんので、マイページからお支払いくださいますようお願いいたします。請求書・見積書・納品書・領収書もマイページよりダウンロード可能です。 参考） マイページの利用方法：お支払い
- 参加申込返信メールが迷惑メールと判定されてメール不達となることがございます。その場合は、参加費のご入金前に、再度申込画面で他のメールアドレスを入力してお申込みください（お申込み情報は上書きされます）。
- 参加申込後は申込キャンセルは出来ませんのでご注意ください。また、ご入金後の返金もいたしかねますので、参加種別等をご確認の上お申し込みください。
研究報告について：
参加申込をしていただいた方にお送りするメールに、研究報告をダウンロードするためのID・パスワード等を記載しております。
研究会登録会員の方は 電子図書館(情報学広場) からもダウンロード可能です。
研究報告は開催初日の1週間前（＝公知日）に公開となります。
懇親会について：
12月1日（月）18:25～20:25（時間は予定）に懇親会を開催します。詳細は以下のページをご確認ください。
https://sites.google.com/view/design-gaia-2025/%E6%87%87%E8%A6%AA%E4%BC%9A%E6%83%85%E5%A0%B1
領収書について：
領収書は入金後にマイページよりダウンロード出来ます。
領収書は1回しか発行できませんので、日付、宛名、但し書きをよく確認してから発行してください。
クレジットカード決済の場合は即時発行が可能ですが、それ以外は入金済になるまで2～14営業日程かかります。
参考）マイページの利用方法：お支払い ／ マイページに関するよくある質問
参加申込に関する照会先：
〒101-0052 東京都千代田区神田小川町3丁目2-1 CIRCLES神田小川町6F
一般社団法人 情報処理学会 調査研究 研究部門 E-mail：sig [at] ipsj.or.jp
当日運営やプログラムに関する照会先 ：
＊ご不明な点は以下のアドレス宛にメールでお問い合わせ下さい．
vld-gaia25 [at] mail.ieice.org
＊各担当窓口
VLD: 瀬戸謙修(熊本大),小田川真之(日本ケイデンス),田中亜実(立命館大学),孔祥博(富山県立大学)
RECONF:安藤洸太(北海道大学),高野恵輔(JAIST)
ICD: 塩見準(大阪大学),辻将信(ローム株式会社)
DC: 大竹哲史(大分大),白旭(ナノブリッジ・セミコンダクター)
SLDM: 多和田雅師(早稲田大学),熊木武志(立命館大),土屋秀和(東海大学)
ローカル:岸田亮(富山県立大学)
プログラム
12月1日(月) 午後 開会の挨拶 & オープニング （会場A：201＋202） （13：00～13：15）
−−− 開会の挨拶 & オープニング （会場A：201＋202） （ 15分 ） −−−
12月1日(月) 午後 【VLD１】 （会場A：201＋202） （13：15～14：35）
座長: 小田川 真之(日本ケイデンスデザインシステムズ)
(1)/VLD 13:15 - 13:35
オープンソースEDAを用いたチップ作製と機能評価
片下敏宏・○小笠原泰弘・福田悠太・堀 洋平・日置雅和（産総研）
(2)/VLD 13:35 - 13:55
FPGA上の近似乗算器のLUT最適化によるエラー削減
○木村晋二（早大）・堀山貴史（北大）
(3)/VLD 13:55 - 14:15
多倍長演算の自動分割とデータパスの最適化
○鈴木佑典・池田 誠（東大）
(4)/VLD 14:15 - 14:35
Scalable FPGA Delta-Stepping Accelerator Design for Parallel Single-Source Shortest Path Problem using High-Level Synthesis
○Meng Haopeng・Kazutoshi Wakabayashi・Makoto Ikeda（UTokyo）
12月1日(月) 午後 【DC1】会場B：203 （13：15～14：35）
(5)/DC 13:15 - 13:35
故障検出の必要十分条件を用いた複数目標故障テスト生成の高速化について
○澤田太生・細川利典（日大）・吉村正義（京都産大）・新井雅之（日大）
(6)/DC 13:35 - 13:55
ニアメモリアーキテクチャを用いた集合演算プロセッサにおける並列分割テスト
○王 子洋・山本隆介・王 森岭・甲斐 博・樋上喜信・高橋 寛（愛媛大）
(7)/DC 13:55 - 14:15
ダミー演算に基づく診断容易化レジスタバインディング手法
○久保倉修司・細川利典（日大）・山崎浩二（明大）・吉村正義（京都産大）
(8)/DC 14:15 - 14:35
RISC-Vプロセッサにおける命令レベル擬似乱数テストの有効性評価
○濱村心之丞・大竹哲史（大分大）
−−− 休憩 （ 15分 ） −−−
12月1日(月) 午後 【基調講演】VLD （会場A：201＋202） （14：50～15：40）
座長: 瀬戸 謙修(熊本大学)
(9)/VLD 14:50 - 15:40
［基調講演］半世紀に一度の3つの追い風の中で、最後で最大の機会の5年に半導体設計者への期待
○若林秀樹（熊本大）
−−− 休憩 （ 15分 ） −−−
12月1日(月) 午後 【ポスターセッション】 （ポスター会場：204） （15：55～17：25）
■15:55 - 17:25
ポスターセッション
−−− 移動（ポスター撤収） （ 60分 ） −−−
12月1日(月) 午後 【懇親会】 （18：25～20：25）
□18:25 - 20:25
懇親会
12月2日(火) 午前 【招待講演】SLDM （会場A：201＋202） （09：20～10：10）
■09:20 - 10:10
[招待講演]C2RTL高位設計メソドロジーによるRISC-V AIアクセラレータ設計事例
○一色 剛 （東京科学大学）
−−− 休憩 （ 15分 ） −−−
12月2日(火) 午前 【VLD2】 （会場A：201＋202） （10：25～11：25）
座長: 平山 貴司（岩手大学）
(10)/VLD 10:25 - 10:45
極低温環境下での順方向基板バイアス対応標準セルライブラリを用いたRISCプロセッサの性能評価
○谷口 真・Zhipeng Liang・高山 創（京都工繊大）・塩見 準（阪大）・新谷道広（京都工繊大）
(11)/VLD 10:45 - 11:05
高効率データ転送のための三次元積層LSI超並列TSVバス通信方式のチップ設計
○汐田優斗・福島将馬・渕野 翔（熊本大）・久保木 猛（広島大）・青柳昌宏・大川 猛（熊本大）
(12)/VLD 11:05 - 11:25
Rocket Chipの4方式によるカスタム命令自動プログラムの実装
○北山崇晴・武内良典（近畿大）
12月2日(火) 午前 【ICD1】 （会場B：203） （10：25～11：45）
座長: 江川 隆輔（東京電機大学）
(13)/ICD 10:25 - 10:45
CiMに向けたTaOxベースアナログReRAMにおけるランダムテレグラフノイズの高精度な特性抽出手法
○アバラ勇士・三澤奈央子・松井千尋・竹内 健（東大）
(14)/ICD 10:45 - 11:05
40nm TaOx ReRAMのRead-disturbにおける電流値とRTNの頻度の変化の調査
○鈴木渉太・三澤奈央子・松井千尋・竹内 健（東大）
(15)/ICD 11:05 - 11:25
ReRAMを用いたComputation-in-Memoryのデータリテンションによる積和演算値の誤りを低減する列方向の重み反転手法
○三澤奈央子・井爪優輔・平田佑亮（東大）・森本雅大・大原猛史（NTCJ）・松井千尋・竹内 健（東大）
(16)/ICD 11:25 - 11:45
反復エラー注入とLoRAを用いてViT向けのComputation-in-Memoryを小型で堅牢にするFine-tuning手法
○三澤奈央子・張 睿騏・王 韬・松井千尋・竹内 健（東大）
−−− 昼休憩 （ 75分 ） −−−
12月2日(火) 午後 【招待講演】ICD （会場A：201＋202） （13：00～13：50）
座長: 更田 裕司（産業技術総合研究所）
(17)/ICD 13:00 - 13:50
［招待講演］初等中等高等教育をつなぐサーキットデザイン ～ 目に見えない大切なもの ～
○石川洋平（有明高専）
−−− 休憩 （ 5分 ） −−−
12月2日(火) 午後 【招待講演】RECONF （会場A：201＋202） （13：55～14：45）
(18)/RECONF 13:55 - 14:45
［招待講演］高エネルギー素粒子実験におけるFPGAに搭載するAIトリガーの発展
○前田順平（神戸大）
−−− 休憩 （ 15分 ） −−−
12月2日(火) 午後 【RECONF1】 （会場A：201＋202） （15：00～15：40）
(19)/RECONF 15:00 - 15:20
小面積実装を目的としたfDTM PUFのレイアウト最適化
○福田悠太（産総研/立命館大）・堀 洋平・片下敏宏（産総研）・吉田康太・藤野 毅（立命館大）
(20)/RECONF 15:20 - 15:40
FPGAベースの高速Ethernet MAC向けレイテンシ測定システムの実装と評価
○比嘉義斗・長名保範・田畑順正・佐方美月（熊本大）
12月2日(火) 午後 【SLDM1】 （会場B：203） （15：00～15：40）
(21) 15:00 - 15:20
Flash FPGAを用いたRISC-Vソフトコアプロセッサとそのソフトエラー観測用回路の実装
○上田 陸斗 (高知工科大学)・上村 佳弘 (高知工科大学)・密山 幸男 (高知工科大学)
(22) 15:20 - 15:40
Flash FPGAを用いたRISC-Vソフトコアプロセッサの中性子起因ソフトエラーの評価
○上村 佳弘 (高知工科大学)・上田 陸斗 (高知工科大学)・廖 望 (高知工科大学)・橋本 昌宜 (京都大学)・密山 幸男 (高知工科大学)
−−− 休憩 （ 15分 ） −−−
12月2日(火) 午後 【VLD3】 （会場A：201＋202） （15：55～16：55）
座長: 孔 祥博（富山県立大学）
(23)/VLD 15:55 - 16:15
ギャップチャネルにおける局所混雑度緩和に関する一検討
○朝永陽平・下田将之・高橋篤司（Science Tokyo）
(24)/VLD 16:15 - 16:35
2のべき乗拡張を用いたループ平坦化のアクセラレータ設計用コンパイラ上での実装と評価
○出良 敦・瀬戸謙修（熊本大）
(25)/VLD 16:35 - 16:55
圧縮センシングによるハードウェア・信号処理融合型省電力無線脳波伝送システム ～ 万博会場における屋外検証：体温・外気温差から得られる僅少エネルギーのみで動作 ～
○兼本大輔・吉本風音・本持翔大・廣瀬哲也（阪大）
12月2日(火) 午後 【ICD2】 （会場B：203） （15：55～16：55）
座長: 岸田 亮（富山県立大学）
(26)/ICD 15:55 - 16:15
TaOx ReRAMを用いたアナログComputation-in-Memoryにおける10年にわたる長期データ保持劣化を考慮した推論精度補償手法
○平田佑亮・山内堅心・三澤奈央子・松井千尋・竹内 健（東大）
(27)/ICD 16:15 - 16:35
低温における分周器のデューティ比変動に対するフォワードボディバイアスによる補正
○北村昂史・土谷 亮・井上敏之・岸根桂路（滋賀県立大）
(28)/ICD 16:35 - 16:55
生成AIエージェントを活用したDNN推論処理のFPGA自動設計
○内藤健太・芹澤靖隆・松本久功（日立）
−−− 休憩 （ 15分 ） −−−
12月2日(火) 午後 【RECONF2】 （会場A：201＋202） （17：10～18：10）
(29)/RECONF 17:10 - 17:30
暗号処理向け粗粒度再構成可能アーキテクチャの評価
○小島拓也（筑波大）・伊藤尚子（東大）
(30)/RECONF 17:30 - 17:50
ハードウェア実装容易性を考慮した完全量子化BERTモデルの提案とそのFPGA実装
○更田裕司・片下敏宏・堀 洋平・日置雅和（産総研）
(31)/RECONF 17:50 - 18:10
ASIC向け組込みFPGA-IPの自動生成ツールの開発
○竹野晃大・久我守弘・飯田全広（熊本大）
12月2日(火) 午後 【DC2】 （会場B：203） （17：10～18：10）
(32)/DC 17:10 - 17:30
割り込み信号線検査のための弛緩発振器による電気検査法の試作と検討
○山橋湧也・四柳浩之（徳島大）・橋爪正樹（放送大）
(33)/DC 17:30 - 17:50
遅延検査容易化設計に組込んだアービターPUFの実測評価
○藤野泰弘・四柳浩之（徳島大）・橋爪正樹（放送大）
(34)/DC 17:50 - 18:10
自己観測バウンダリスキャンを用いる半断線故障検査法の提案
○南 柊哉・四柳浩之（徳島大）・橋爪正樹（放送大）
12月3日(水) 午前 【招待講演】VLD （会場A：201＋202） （09：20～10：10）
座長: 王 森レイ(愛媛大学)
(35)/VLD 09:20 - 10:10
［招待講演］大規模階層デザインにおけるテスト課題に対するソリューションとAIによる開発効率化
○鈴木祐也（日本シノプシス）
−−− 休憩 （ 15分 ） −−−
12月3日(水) 午前 【VLD4】 （会場A：201＋202） （10：25～11：45）
座長: 宮村 信(ナノブリッジ・セミコンダクター株式会社)
(36)/VLD 10:25 - 10:45
FMAのためのランク学習を用いたQUBO構築手法
○太田 岳・白井達彦（早大）・戸川 望（早大/Quanmatic）
(37)/VLD 10:45 - 11:05
イジングマシンのための特異値分解と係数除去によるQUBO簡略化
○稲葉慎之助・戸川 望（早大）
(38)/VLD 11:05 - 11:25
ハミング重みを考慮した部分QUBOの動的変数選択手法
○齋藤善仁・三田光希・戸川 望（早大）
(39)/VLD 11:25 - 11:45
制約のパラメータ化を用いたスピン変数削減手法
○青木来生・太田 岳・白井達彦・戸川 望（早大）
12月3日(水) 午前 【DC3】 （会場B：203） （10：25～11：45）
(40)/DC 10:25 - 10:45
Fault-Injected Weight-Adjusting Training for Reliable Memristor-Based Neural Networks.
○Md. Sihabul Islam・Taisho Sasada・Michiko Inoue（NAIST）
(41)/DC 10:45 - 11:05
LLMを用いた論理回路のテスタビリティ解析
○井手秋孝・王 森岭・甲斐 博・樋上喜信・高橋 寛（愛媛大）
(42)/DC 11:05 - 11:25
FPGAにおける故障注入実験によるエッジAIモデルの耐故障性評価
○紙田佳祐・王 森レイ・甲斐 博・高橋 寛（愛媛大）
(43)/DC 11:25 - 11:45
経年劣化耐性を持ったRS-DICEの検討
○小竹渓心・難波一輝（千葉大）
−−− 昼休憩 （ 75分 ） −−−
12月3日(水) 午後 表彰式 （会場A：201＋202） （13：00～13：30）
□13:00 - 13:30
表彰式
12月3日(水) 午後 【招待講演】ICD （会場A：201＋202） （13：30～14：20）
座長: 夏井 雅典（東北大学）
(44)/ICD 13:30 - 14:20
［招待講演］信頼されるAIシステムにおける集積回路研究 ～ アナログCIMの研究を添えて ～
○吉岡健太郎（慶大）
−−− 休憩 （ 15分 ） −−−
12月3日(水) 午後 【VLD5】 （会場A：201＋202） （14：35～15：35）
座長: 笹川 幸宏(株式会社ソシオネクスト)
(45)/VLD 14:35 - 14:55
トポロジー同型n分割による基底状態を保証したイジングモデルビット幅削減手法
○冨田 柊・青木来生・稲葉慎之助・多和田雅師・戸川 望（早大）
(46)/VLD 14:55 - 15:15
イジングマシンと大規模言語モデルによる複数日旅程計画問題へのアプローチ
○田中綺珠・梶 翔真・太田 岳・池上裕香・鮑 思雅・戸川 望（早大）
(47)/VLD 15:15 - 15:35
LLMの量子化されたKVキャッシュのストレージに向けたReRAMのマッピング手法の検討
○鈴木渉太・三澤奈央子・松井千尋・竹内 健（東大）
12月3日(水) 午後 【RECONF3】 （会場B：203） （14：35～15：35）
(48)/RECONF 14:35 - 14:55
FPGA向けの低リソース使用量および低遅延な8ビット正確乗算器の設計と評価
○成田豊隆・木田 岬・佐藤真平（信州大）
(49)/RECONF 14:55 - 15:15
可変並列性再構成可能アーキテクチャの計算削減手法と最適化ソフトウェア
○井上 祐・堀 篤史・丸亀孝生・浅井哲也（北大）・アレキサンドラ シュミッド（EPFL）・安藤洸太（北大）
(50)/RECONF 15:15 - 15:35
画像を用いて深度情報を抽出するストリーミングアーキテクチャの検討
○高橋 悠・安藤洸太・丸亀孝生・浅井哲也（北大）
−−− 休憩 （ 15分 ） −−−
12月3日(水) 午後 【ICD3】 （会場A：201＋202） （15：50～16：50）
座長: 松本 久功（株式会社 日立製作所）
(51)/ICD 15:50 - 16:10
極低温動作DACに向けたバッファアンプの素子値最適化
○臼井健悟・髙井伸和（京都工繊大）
(52)/ICD 16:10 - 16:30
アナログ集積回路の自動設計アルゴリズムにおけるグローバル感度解析手法の有効性の検証
○南村天楽・髙井伸和（京都工繊大）
(53)/ICD 16:30 - 16:50
デバイス選択とパラメータ最適化を統合したモンテカルロ木探索ベースのアナログ回路自動設計手法
○森口悠斗・高井伸和（京都工繊大）
12月3日(水) 午後 【RECONF4】 （会場B：203） （15：50～16：10）
(54)/RECONF 15:50 - 16:10
非アイランドスタイルeFPGA向け配置・配線手法の検討
○井石有美・飯田全広・瀬戸謙修（熊本大）
12月3日(水) 午後 【SLDM2】 （会場B：203） （16：10～17：10）
(55) 16:10 - 16:30
GPUにおける学習型画像圧縮のパフォーマンス比較
○梅澤 希 (横浜国立大学理工学府)・孫 鶴鳴 (横浜国立大学工学研究院)
(56) 16:30 - 16:50
Exact Synthesis用SAT符号化と CEGAR 手法の応用について
○松永 裕介 (九州大学)
(57) 16:50 - 17:10
RTOSが動作するRISC-Vプロセッサの設計とFPGA実装
○松本 俊輔 (高知工科大学)・上田 陸斗 (高知工科大学)・密山 幸男 (高知工科大学)
一般講演：発表 15 分 ＋ 質疑応答 5 分
◆IEEE CEDA All Japan Joint Chapter, IEEE CASS Japan Joint Chapter, IEEE CASS Kansai Chapter, IEEE CASS Fukuoka Chapter, IEEE SSCS Kansai Chapter協賛
◎以下の公式HPからも、参加登録が必要です。忘れずに行ってください（締切11月24日（月）)
https://sites.google.com/view/design-gaia-2025/home
◎また、12月1日(月)に懇親会を予定しており、参加には事前申込(参加登録とは別：公式HP「懇親会情報」ページ参照)が必要ですので、ご注意下さい(定員70名程度、先着順です。原則、当日申込はございません)。
−−− 開会の挨拶 & オープニング （会場A：201＋202） （ 15分 ） −−−
12月1日(月) 午後 【VLD１】 （会場A：201＋202） （13：15～14：35）
座長: 小田川 真之(日本ケイデンスデザインシステムズ)
(1)/VLD 13:15 - 13:35
オープンソースEDAを用いたチップ作製と機能評価
片下敏宏・○小笠原泰弘・福田悠太・堀 洋平・日置雅和（産総研）
(2)/VLD 13:35 - 13:55
FPGA上の近似乗算器のLUT最適化によるエラー削減
○木村晋二（早大）・堀山貴史（北大）
(3)/VLD 13:55 - 14:15
多倍長演算の自動分割とデータパスの最適化
○鈴木佑典・池田 誠（東大）
(4)/VLD 14:15 - 14:35
Scalable FPGA Delta-Stepping Accelerator Design for Parallel Single-Source Shortest Path Problem using High-Level Synthesis
○Meng Haopeng・Kazutoshi Wakabayashi・Makoto Ikeda（UTokyo）
12月1日(月) 午後 【DC1】会場B：203 （13：15～14：35）
(5)/DC 13:15 - 13:35
故障検出の必要十分条件を用いた複数目標故障テスト生成の高速化について
○澤田太生・細川利典（日大）・吉村正義（京都産大）・新井雅之（日大）
(6)/DC 13:35 - 13:55
ニアメモリアーキテクチャを用いた集合演算プロセッサにおける並列分割テスト
○王 子洋・山本隆介・王 森岭・甲斐 博・樋上喜信・高橋 寛（愛媛大）
(7)/DC 13:55 - 14:15
ダミー演算に基づく診断容易化レジスタバインディング手法
○久保倉修司・細川利典（日大）・山崎浩二（明大）・吉村正義（京都産大）
(8)/DC 14:15 - 14:35
RISC-Vプロセッサにおける命令レベル擬似乱数テストの有効性評価
○濱村心之丞・大竹哲史（大分大）
−−− 休憩 （ 15分 ） −−−
12月1日(月) 午後 【基調講演】VLD （会場A：201＋202） （14：50～15：40）
座長: 瀬戸 謙修(熊本大学)
(9)/VLD 14:50 - 15:40
［基調講演］半世紀に一度の3つの追い風の中で、最後で最大の機会の5年に半導体設計者への期待
○若林秀樹（熊本大）
−−− 休憩 （ 15分 ） −−−
12月1日(月) 午後 【ポスターセッション】 （ポスター会場：204） （15：55～17：25）
■15:55 - 17:25
ポスターセッション
−−− 移動（ポスター撤収） （ 60分 ） −−−
12月1日(月) 午後 【懇親会】 （18：25～20：25）
□18:25 - 20:25
懇親会
12月2日(火) 午前 【招待講演】SLDM （会場A：201＋202） （09：20～10：10）
■09:20 - 10:10
[招待講演]C2RTL高位設計メソドロジーによるRISC-V AIアクセラレータ設計事例
○一色 剛 （東京科学大学）
−−− 休憩 （ 15分 ） −−−
12月2日(火) 午前 【VLD2】 （会場A：201＋202） （10：25～11：25）
座長: 平山 貴司（岩手大学）
(10)/VLD 10:25 - 10:45
極低温環境下での順方向基板バイアス対応標準セルライブラリを用いたRISCプロセッサの性能評価
○谷口 真・Zhipeng Liang・高山 創（京都工繊大）・塩見 準（阪大）・新谷道広（京都工繊大）
(11)/VLD 10:45 - 11:05
高効率データ転送のための三次元積層LSI超並列TSVバス通信方式のチップ設計
○汐田優斗・福島将馬・渕野 翔（熊本大）・久保木 猛（広島大）・青柳昌宏・大川 猛（熊本大）
(12)/VLD 11:05 - 11:25
Rocket Chipの4方式によるカスタム命令自動プログラムの実装
○北山崇晴・武内良典（近畿大）
12月2日(火) 午前 【ICD1】 （会場B：203） （10：25～11：45）
座長: 江川 隆輔（東京電機大学）
(13)/ICD 10:25 - 10:45
CiMに向けたTaOxベースアナログReRAMにおけるランダムテレグラフノイズの高精度な特性抽出手法
○アバラ勇士・三澤奈央子・松井千尋・竹内 健（東大）
(14)/ICD 10:45 - 11:05
40nm TaOx ReRAMのRead-disturbにおける電流値とRTNの頻度の変化の調査
○鈴木渉太・三澤奈央子・松井千尋・竹内 健（東大）
(15)/ICD 11:05 - 11:25
ReRAMを用いたComputation-in-Memoryのデータリテンションによる積和演算値の誤りを低減する列方向の重み反転手法
○三澤奈央子・井爪優輔・平田佑亮（東大）・森本雅大・大原猛史（NTCJ）・松井千尋・竹内 健（東大）
(16)/ICD 11:25 - 11:45
反復エラー注入とLoRAを用いてViT向けのComputation-in-Memoryを小型で堅牢にするFine-tuning手法
○三澤奈央子・張 睿騏・王 韬・松井千尋・竹内 健（東大）
−−− 昼休憩 （ 75分 ） −−−
12月2日(火) 午後 【招待講演】ICD （会場A：201＋202） （13：00～13：50）
座長: 更田 裕司（産業技術総合研究所）
(17)/ICD 13:00 - 13:50
［招待講演］初等中等高等教育をつなぐサーキットデザイン ～ 目に見えない大切なもの ～
○石川洋平（有明高専）
−−− 休憩 （ 5分 ） −−−
12月2日(火) 午後 【招待講演】RECONF （会場A：201＋202） （13：55～14：45）
(18)/RECONF 13:55 - 14:45
［招待講演］高エネルギー素粒子実験におけるFPGAに搭載するAIトリガーの発展
○前田順平（神戸大）
−−− 休憩 （ 15分 ） −−−
12月2日(火) 午後 【RECONF1】 （会場A：201＋202） （15：00～15：40）
(19)/RECONF 15:00 - 15:20
小面積実装を目的としたfDTM PUFのレイアウト最適化
○福田悠太（産総研/立命館大）・堀 洋平・片下敏宏（産総研）・吉田康太・藤野 毅（立命館大）
(20)/RECONF 15:20 - 15:40
FPGAベースの高速Ethernet MAC向けレイテンシ測定システムの実装と評価
○比嘉義斗・長名保範・田畑順正・佐方美月（熊本大）
12月2日(火) 午後 【SLDM1】 （会場B：203） （15：00～15：40）
(21) 15:00 - 15:20
Flash FPGAを用いたRISC-Vソフトコアプロセッサとそのソフトエラー観測用回路の実装
○上田 陸斗 (高知工科大学)・上村 佳弘 (高知工科大学)・密山 幸男 (高知工科大学)
(22) 15:20 - 15:40
Flash FPGAを用いたRISC-Vソフトコアプロセッサの中性子起因ソフトエラーの評価
○上村 佳弘 (高知工科大学)・上田 陸斗 (高知工科大学)・廖 望 (高知工科大学)・橋本 昌宜 (京都大学)・密山 幸男 (高知工科大学)
−−− 休憩 （ 15分 ） −−−
12月2日(火) 午後 【VLD3】 （会場A：201＋202） （15：55～16：55）
座長: 孔 祥博（富山県立大学）
(23)/VLD 15:55 - 16:15
ギャップチャネルにおける局所混雑度緩和に関する一検討
○朝永陽平・下田将之・高橋篤司（Science Tokyo）
(24)/VLD 16:15 - 16:35
2のべき乗拡張を用いたループ平坦化のアクセラレータ設計用コンパイラ上での実装と評価
○出良 敦・瀬戸謙修（熊本大）
(25)/VLD 16:35 - 16:55
圧縮センシングによるハードウェア・信号処理融合型省電力無線脳波伝送システム ～ 万博会場における屋外検証：体温・外気温差から得られる僅少エネルギーのみで動作 ～
○兼本大輔・吉本風音・本持翔大・廣瀬哲也（阪大）
12月2日(火) 午後 【ICD2】 （会場B：203） （15：55～16：55）
座長: 岸田 亮（富山県立大学）
(26)/ICD 15:55 - 16:15
TaOx ReRAMを用いたアナログComputation-in-Memoryにおける10年にわたる長期データ保持劣化を考慮した推論精度補償手法
○平田佑亮・山内堅心・三澤奈央子・松井千尋・竹内 健（東大）
(27)/ICD 16:15 - 16:35
低温における分周器のデューティ比変動に対するフォワードボディバイアスによる補正
○北村昂史・土谷 亮・井上敏之・岸根桂路（滋賀県立大）
(28)/ICD 16:35 - 16:55
生成AIエージェントを活用したDNN推論処理のFPGA自動設計
○内藤健太・芹澤靖隆・松本久功（日立）
−−− 休憩 （ 15分 ） −−−
12月2日(火) 午後 【RECONF2】 （会場A：201＋202） （17：10～18：10）
(29)/RECONF 17:10 - 17:30
暗号処理向け粗粒度再構成可能アーキテクチャの評価
○小島拓也（筑波大）・伊藤尚子（東大）
(30)/RECONF 17:30 - 17:50
ハードウェア実装容易性を考慮した完全量子化BERTモデルの提案とそのFPGA実装
○更田裕司・片下敏宏・堀 洋平・日置雅和（産総研）
(31)/RECONF 17:50 - 18:10
ASIC向け組込みFPGA-IPの自動生成ツールの開発
○竹野晃大・久我守弘・飯田全広（熊本大）
12月2日(火) 午後 【DC2】 （会場B：203） （17：10～18：10）
(32)/DC 17:10 - 17:30
割り込み信号線検査のための弛緩発振器による電気検査法の試作と検討
○山橋湧也・四柳浩之（徳島大）・橋爪正樹（放送大）
(33)/DC 17:30 - 17:50
遅延検査容易化設計に組込んだアービターPUFの実測評価
○藤野泰弘・四柳浩之（徳島大）・橋爪正樹（放送大）
(34)/DC 17:50 - 18:10
自己観測バウンダリスキャンを用いる半断線故障検査法の提案
○南 柊哉・四柳浩之（徳島大）・橋爪正樹（放送大）
12月3日(水) 午前 【招待講演】VLD （会場A：201＋202） （09：20～10：10）
座長: 王 森レイ(愛媛大学)
(35)/VLD 09:20 - 10:10
［招待講演］大規模階層デザインにおけるテスト課題に対するソリューションとAIによる開発効率化
○鈴木祐也（日本シノプシス）
−−− 休憩 （ 15分 ） −−−
12月3日(水) 午前 【VLD4】 （会場A：201＋202） （10：25～11：45）
座長: 宮村 信(ナノブリッジ・セミコンダクター株式会社)
(36)/VLD 10:25 - 10:45
FMAのためのランク学習を用いたQUBO構築手法
○太田 岳・白井達彦（早大）・戸川 望（早大/Quanmatic）
(37)/VLD 10:45 - 11:05
イジングマシンのための特異値分解と係数除去によるQUBO簡略化
○稲葉慎之助・戸川 望（早大）
(38)/VLD 11:05 - 11:25
ハミング重みを考慮した部分QUBOの動的変数選択手法
○齋藤善仁・三田光希・戸川 望（早大）
(39)/VLD 11:25 - 11:45
制約のパラメータ化を用いたスピン変数削減手法
○青木来生・太田 岳・白井達彦・戸川 望（早大）
12月3日(水) 午前 【DC3】 （会場B：203） （10：25～11：45）
(40)/DC 10:25 - 10:45
Fault-Injected Weight-Adjusting Training for Reliable Memristor-Based Neural Networks.
○Md. Sihabul Islam・Taisho Sasada・Michiko Inoue（NAIST）
(41)/DC 10:45 - 11:05
LLMを用いた論理回路のテスタビリティ解析
○井手秋孝・王 森岭・甲斐 博・樋上喜信・高橋 寛（愛媛大）
(42)/DC 11:05 - 11:25
FPGAにおける故障注入実験によるエッジAIモデルの耐故障性評価
○紙田佳祐・王 森レイ・甲斐 博・高橋 寛（愛媛大）
(43)/DC 11:25 - 11:45
経年劣化耐性を持ったRS-DICEの検討
○小竹渓心・難波一輝（千葉大）
−−− 昼休憩 （ 75分 ） −−−
12月3日(水) 午後 表彰式 （会場A：201＋202） （13：00～13：30）
□13:00 - 13:30
表彰式
12月3日(水) 午後 【招待講演】ICD （会場A：201＋202） （13：30～14：20）
座長: 夏井 雅典（東北大学）
(44)/ICD 13:30 - 14:20
［招待講演］信頼されるAIシステムにおける集積回路研究 ～ アナログCIMの研究を添えて ～
○吉岡健太郎（慶大）
−−− 休憩 （ 15分 ） −−−
12月3日(水) 午後 【VLD5】 （会場A：201＋202） （14：35～15：35）
座長: 笹川 幸宏(株式会社ソシオネクスト)
(45)/VLD 14:35 - 14:55
トポロジー同型n分割による基底状態を保証したイジングモデルビット幅削減手法
○冨田 柊・青木来生・稲葉慎之助・多和田雅師・戸川 望（早大）
(46)/VLD 14:55 - 15:15
イジングマシンと大規模言語モデルによる複数日旅程計画問題へのアプローチ
○田中綺珠・梶 翔真・太田 岳・池上裕香・鮑 思雅・戸川 望（早大）
(47)/VLD 15:15 - 15:35
LLMの量子化されたKVキャッシュのストレージに向けたReRAMのマッピング手法の検討
○鈴木渉太・三澤奈央子・松井千尋・竹内 健（東大）
12月3日(水) 午後 【RECONF3】 （会場B：203） （14：35～15：35）
(48)/RECONF 14:35 - 14:55
FPGA向けの低リソース使用量および低遅延な8ビット正確乗算器の設計と評価
○成田豊隆・木田 岬・佐藤真平（信州大）
(49)/RECONF 14:55 - 15:15
可変並列性再構成可能アーキテクチャの計算削減手法と最適化ソフトウェア
○井上 祐・堀 篤史・丸亀孝生・浅井哲也（北大）・アレキサンドラ シュミッド（EPFL）・安藤洸太（北大）
(50)/RECONF 15:15 - 15:35
画像を用いて深度情報を抽出するストリーミングアーキテクチャの検討
○高橋 悠・安藤洸太・丸亀孝生・浅井哲也（北大）
−−− 休憩 （ 15分 ） −−−
12月3日(水) 午後 【ICD3】 （会場A：201＋202） （15：50～16：50）
座長: 松本 久功（株式会社 日立製作所）
(51)/ICD 15:50 - 16:10
極低温動作DACに向けたバッファアンプの素子値最適化
○臼井健悟・髙井伸和（京都工繊大）
(52)/ICD 16:10 - 16:30
アナログ集積回路の自動設計アルゴリズムにおけるグローバル感度解析手法の有効性の検証
○南村天楽・髙井伸和（京都工繊大）
(53)/ICD 16:30 - 16:50
デバイス選択とパラメータ最適化を統合したモンテカルロ木探索ベースのアナログ回路自動設計手法
○森口悠斗・高井伸和（京都工繊大）
12月3日(水) 午後 【RECONF4】 （会場B：203） （15：50～16：10）
(54)/RECONF 15:50 - 16:10
非アイランドスタイルeFPGA向け配置・配線手法の検討
○井石有美・飯田全広・瀬戸謙修（熊本大）
12月3日(水) 午後 【SLDM2】 （会場B：203） （16：10～17：10）
(55) 16:10 - 16:30
GPUにおける学習型画像圧縮のパフォーマンス比較
○梅澤 希 (横浜国立大学理工学府)・孫 鶴鳴 (横浜国立大学工学研究院)
(56) 16:30 - 16:50
Exact Synthesis用SAT符号化と CEGAR 手法の応用について
○松永 裕介 (九州大学)
(57) 16:50 - 17:10
RTOSが動作するRISC-Vプロセッサの設計とFPGA実装
○松本 俊輔 (高知工科大学)・上田 陸斗 (高知工科大学)・密山 幸男 (高知工科大学)
一般講演：発表 15 分 ＋ 質疑応答 5 分
◆IEEE CEDA All Japan Joint Chapter, IEEE CASS Japan Joint Chapter, IEEE CASS Kansai Chapter, IEEE CASS Fukuoka Chapter, IEEE SSCS Kansai Chapter協賛
◎以下の公式HPからも、参加登録が必要です。忘れずに行ってください（締切11月24日（月）)
https://sites.google.com/view/design-gaia-2025/home
◎また、12月1日(月)に懇親会を予定しており、参加には事前申込(参加登録とは別：公式HP「懇親会情報」ページ参照)が必要ですので、ご注意下さい(定員70名程度、先着順です。原則、当日申込はございません)。
発表募集のご案内（終了しました）
原稿締切厳守 ！
- 原稿締切日の24時を過ぎるとシステムに投稿が出来なくなり、発表も取り消しとなりますのでご注意ください。
- 原稿締切までは何度でもご自身でアップロード可能です（締切後は、原稿の差替え（再アップロード）、発表の取り消しもできませんのでご注意ください）。
- フォントが正しく埋め込まれていないといったトラブルもありますので、早めに一度アップロードされることをお勧めします。
***********************************************************************
デザインガイア2025
—VLSI 設計の新しい大地—
2025年12月1日(月)-3日(水)
富山県富山市 富山国際会議場
発表申込期限:2025年9月3日(水)
→ 9月11日(木) 延長しました！
協賛：
IEEE CEDA All Japan Joint Chapter
IEEE CASS Japan Joint Chapter
IEEE CASS Kansai Chapter
IEEE CASS Fukuoka Chapter
IEEE SSCS Kansai Chapter
公式 web ページ：
https://sites.google.com/view/design-gaia-2025/
***********************************************************************
デザインガイア2025
—VLSI 設計の新しい大地—
2025年12月1日(月)-3日(水)
富山県富山市 富山国際会議場
発表申込期限:2025年9月
→ 9月11日(木) 延長しました！
協賛：
IEEE CEDA All Japan Joint Chapter
IEEE CASS Japan Joint Chapter
IEEE CASS Kansai Chapter
IEEE CASS Fukuoka Chapter
IEEE SSCS Kansai Chapter
公式 web ページ：
https://sites.google.com/view/design-gaia-2025/
***********************************************************************
●主催研究会/テーマ
恒例となっております「デザインガイア」を標記日程、会場にて開催致します.
5つの第1種研究会の併催・連催として,今年は,現地での対面開催を予定しています．
今年のテーマは「VLSI設計が支える人・AIとの繋がり」です.
また,以下の組み合わせでサブテーマを設定しております.奮って発表をお申し込み下さい.
・IPSJ-SLDM研究会/VLD研究会/DC研究会
「VLSIの設計/検証/テストおよび一般」
・RECONF研究会
「リコンフィギャラブルシステムにおける設計技術および一般」
・ICD研究会
「アプリケーション・ドリブン・システム開発技術
（AI実装/画像処理/アルゴリズム/アーキテクチャ）および一般」
恒例となっております「デザインガイア」を標記日程、会場にて開催致します.
5つの第1種研究会の併催・連催として,今年は,現地での対面開催を予定しています．
今年のテーマは「VLSI設計が支える人・AIとの繋がり」です.
また,以下の組み合わせでサブテーマを設定しております.奮って発表をお申し込み下さい.
・IPSJ-SLDM研究会/VLD研究会/DC研究会
「VLSIの設計/検証/テストおよび一般」
・RECONF研究会
「リコンフィギャラブルシステムにおける設計技術および一般」
・ICD研究会
「アプリケーション・ドリブン・システム開発技術
（AI実装/画像処理/アルゴリズム/アーキテクチャ）および一般」
●発表申込
*以下のURLよりお申し込みください。
・SLDMにて発表を希望される方
https://ipsj1.i-product.biz/ipsjsig/SLDM/
※SLDM研究会へお申込みの場合、「連絡事項欄」で以下の質問にお答えください。1,2については各種受賞資格の確認のためにのみ使用します。記載がない場合、審査対象から外れる場合があります。
1. 発表者の職種（学生 / 教員 / 企業 / その他）
2. 生年月日（ 年 月 日）
3. ポスター発表（希望する / 希望しない）
・VLD にて発表を希望される方
https://ken.ieice.org/ken/program/index.php?tgid=IEICE-VLD
・DC にて発表を希望される方
https://ken.ieice.org/ken/program/index.php?tgid=IEICE-DC
・RECONF にて発表を希望される方
https://ken.ieice.org/ken/program/index.php?tgid=IEICE-RECONF
・ICD にて発表を希望される方
https://ken.ieice.org/ken/program/index.php?tgid=IEICE-ICD
*同じサブテーマを冠している研究会は,どの研究会にお申し込みいただいても取り扱いは同じになります.
*発表日のご希望がある場合には備考欄にその旨をご記入下さい.ただし,ご希望に沿えない場合もあります.
*プログラム編成の関係上,2日に短縮して開催する可能性があります.
*発表者も聴講者同様,公式 web ページより参加登録をお願いします.
*原稿提出期限は 10 月 28 日(火)【厳守】です.
●発表申込期限：2025年9月
●原稿提出期限：2025年10月28日（火）23：59 締切厳守
※23時59分を過ぎるとシステムに投稿できなくなります．
締切に遅れると発表キャンセルとなりますのでご注意ください．
また，フォントの埋め込みがされていないとアラートが出ます．
お早目にご投稿くださいますようお願い致します．
●ポスターセッション
デザインガイア 2025 では以下の要領でポスター発表を募集致します.奮ってご応募下さい.
*目的:発表内容についてじっくり議論する場,および,研究者間の交流の場を提供する.
*日時:12月1日(月)【予定】
*申込方法:デザインガイア発表申込時に,備考欄に「ポスター発表希望」と記載下さい。
(ポスター発表のみの申込は不可)
*表彰: 優秀な発表を表彰します.
●問合せ先
*ご不明な点は以下のアドレス宛にメールでお問い合わせ下さい．
vld-gaia25 [at] mail.ieice.org
*各担当窓口
VLD: 瀬戸謙修(熊本大),小田川真之(日本ケイデンス),田中亜実(立命館大学),孔祥博(富山県立大学)
RECONF:安藤洸太(北海道大学),高野恵輔(JAIST)
ICD: 塩見準(大阪大学),辻将信(ローム株式会社)
DC: 大竹哲史(大分大),白旭(ナノブリッジ・セミコンダクター)
SLDM: 多和田雅師(早稲田大学),熊木武志(立命館大),土屋秀和(東海大学)
ローカル:岸田亮(富山県立大学)
その他
- 個人情報について：
発表申込・参加申込にてご提供頂いた個人情報は、情報処理学会プライバシーポリシーに則って適切に管理します。同意いただいたうえでお申し込みください。なお、研究会幹事より直接ご連絡させていただく場合もございますのでご了承願います。
参考） 情報処理学会プライバシーポリシー - 研究会主催のイベントが開催されない場合の対応について：
https://www.ipsj.or.jp/kenkyukai/sig-event-cancel.html