第207回SLDM研究発表会(デザインガイア2024)

  • シェアする
  • ポスト
  • noteで書く
  • LINEで送る

第207回システムとLSIの設計技術研究発表会(デザインガイア2024)

本研究発表会は,発表者は原則現地参加,聴講はハイブリッド(現地参加+オンライン)形式で開催いたします.
参加を希望される方は,以下「参加申込」をご参照の上,情報処理学会マイページから参加申込をお願いいたします .非会員の方もマイページを開設してお申し込みください.参加申込をしていただくと,オンラインミーティング情報や研究報告のダウンロード方法を記載したメールをお送りします.参加費無料の研究会登録会員/ジュニア会員も,URLの取得と参加者数の把握のため,マイページより参加申込をしてくださいますようお願いいたします.

参考資料:全国大会時のZoom利用の手引き

参加申込のご案内

日時:2024年11月12日(火)~14日(木)

会場:大分県大分市 コンパルホール
   ハイブリッド開催(主:現地開催,副:オンライン開催)

議題:デザインガイア2024 -VLSI設計の新しい大地-

協賛
IEEE CASS JJC
IEEE CASS KC
IEEE SSCS KC
IEEE CEDA AJJC

申込締切
 :
現地参加:2024年11月5日
オンライン参加:2024年11月9日

※現地での参加申込受付は行いませんので事前にマイページからお申込みをお願いいたします。
マイページからのお申込み以外に別途デザインガイア独自のフォームからの登録が必要です。
 以下のページから登録をお願いいたします。
 https://sites.google.com/view/design-gaia-2024/%E5%8F%82%E5%8A%A0%E7%99%BB%E9%8C%B2
※現在非会員の方などはマイページ開設にお時間がかかる場合もございます。また、参加申込返信メールが迷惑メールと判定されてメール不達となることもありますので、お早目にお申込みくださいますようお願いいたします(メールが届かない場合は、参加費のご入金前に、再度申込画面で他のメールアドレスを入力してお申込みしてください(お申込み情報は上書きされます))。

参加費
参加費(研究報告/税込)
参加種別 金額
SLDM研究会登録会員/ジュニア会員   0円
情報処理学会名誉会員、正会員、賛助会員 3,300円
情報処理学会学生会員 1,100円
非会員(一般/学生) 4,400円

申込方法 :
以下アイコンのいずれかよりお申込みください。

※非会員の方もマイページ開設が必要です。開設には費用はかかりません。
 非会員の方で既にマイページを開設済みの方は、そちらのIDでお申込み可能です。
※SLDM研究会登録会員の費用で参加される場合で、SLDM研究会にまだ登録されていない方は
 マイページより研究会登録をしてから研究発表会参加のお申込みを行ってください。
 参考:研究会に登録する

membernyukainonmember
  
**お申込みの際の注意事項**

  • マイページからのお申込み以外に別途デザインガイア独自のフォームからの登録が必要です。
    以下のページから登録をお願いいたします。
    https://sites.google.com/view/design-gaia-2024/%E5%8F%82%E5%8A%A0%E7%99%BB%E9%8C%B2
  • 参加申込にてご提供頂いた個人情報は、情報処理学会プライバシーポリシーに則って適切に管理します。 なお、研究会幹事より直接ご連絡させていただく場合もございますのでご了承願います。 参考) 情報処理学会プライバシーポリシー
  • 参加費のお支払いはマイページより11月21日(木)までにお願いいたします。会場での支払いは受け付けませんので、マイページからお支払いくださいますようお願いいたします。請求書・見積書・納品書・領収書もマイページよりダウンロード可能です。 参考) マイページの利用方法:お支払い
  • 参加申込返信メールが迷惑メールと判定されてメール不達となることがございます。その場合は、参加費のご入金前に、再度申込画面で他のメールアドレスを入力してお申込みください(お申込み情報は上書きされます)。
  • 参加申込後は申込キャンセルは出来ませんのでご注意ください。また、ご入金後の返金もいたしかねますので、参加種別等をご確認の上お申し込みください。

研究報告について
参加申込をしていただいた方にお送りするメールに、研究報告をダウンロードするためのID・パスワード等を記載しております。
研究会登録会員の方は 電子図書館(情報学広場) からもダウンロード可能です。
研究報告は開催初日の1週間前(=公知日)に公開となります。

懇親会について
11月13日(水)18:30~20:30に懇親会を開催します。詳細は以下のページをご確認ください。
https://sites.google.com/view/design-gaia-2024/%E6%87%87%E8%A6%AA%E4%BC%9A%E6%83%85%E5%A0%B1?authuser=0

領収書について
領収書は入金後にマイページよりダウンロード出来ます。
領収書は1回しか発行できませんので、日付、宛名、但し書きをよく確認してから発行してください。
クレジットカード決済の場合は即時発行が可能ですが、それ以外は入金済になるまで2~14営業日程かかります。
参考)マイページの利用方法:お支払いマイページに関するよくある質問

参加申込に関する照会先
〒101-0062 東京都千代田区神田駿河台1-5 化学会館4F
一般社団法人 情報処理学会 調査研究 研究部門   E-mail:sig [at] ipsj.or.jp

当日運営やプログラムに関する照会先 : 
*ご不明な点は以下のアドレス宛にメールでお問い合わせ下さい.
vld-gaia24 [at] mail.ieice.org

*各担当窓口
VLD 笹川幸宏(ソシオネクスト),瀬戸謙修(熊本大),RECONF 高野恵輔(九州大),山口佳樹(筑波大),
ICD 吉原義昭(キオクシア),高野恭弥(東京理科大),DC: 大竹哲史(大分大),白旭(ナノブリッジ・セミコンダクター),
SLDM: 岸田亮(富山県立大),熊木武志(立命館大),ローカル: 大竹哲史(大分大)

プログラム

11月12日(火)

【基調講演】VLD (13:00~13:50)
(1)/VLD 13:00 - 13:50
[基調講演]Preferred Networks における AI 向けプロセッサの開発
○牧野淳一郎(PFN/神戸大学)

【VLD1】 (14:05~15:20)
(2)/VLD 14:05 - 14:30
ニューラルネットワークの低ビット量子化手法の検討
○和田絵美・木村晋二(早大)

(3)/VLD 14:30 - 14:55
SNNにおける可変タイムステップを適用した効率的な推論手法
○渡邉直弥・武内良典(近畿大)

(4)/VLD 14:55 - 15:20
eFPGA IP向けPAE Cellを用いた新クラスタ構造およびクラスタリング手法
○岩崎凌大・佐々木龍也・瀬戸謙修・飯田全広(熊本大)

【ICD1】 (14:05~15:20)
(5)/ICD 14:05 - 14:30
ランダムアンダーサンプリング型圧縮センシング脳波計測システムにおける低雑音アンプの消費電力低減手法
○三井健司・兼本大輔・廣瀬哲也(阪大)

(6)/ICD 14:30 - 14:55
ウェアラブル機器に向けた低電源電圧OTAとそれを用いた低消費電力ΔΣ変調器
○丸山尚哉・小松 聡(東京電機大)

(7)/ICD 14:55 - 15:20
差分情報記憶に基づく低エネルギーMTJベース不揮発レジスタの構成
○吉田知生・夏井雅典・羽生貴弘(東北大)

−−− 休憩 ( 15分 ) −−−

【RECONF1】 (15:35~17:15)
(8)/RECONF 15:35 - 16:00
テーブル引きを用いた乗算不要のCNNアクセラレータの提案とそのFPGA実装
○更田裕司・片下敏宏・堀 洋平・日置雅和(産総研)

(9)/RECONF 16:00 - 16:25
FPGAにおける多倍精度浮動小数点演算の手法の検証
○川﨑真太郎・桑澤 玄・山口佳樹(筑波大)

(10)/RECONF 16:25 - 16:50
Wavefront array構造のDNN推論回路に対するサイドチャネル攻撃を緩和するための算術マスキングの実装と評価
○山崎大勝・吉田康太・福田悠太・藤野 毅(立命館大)

(11)/RECONF 16:50 - 17:15
FPGAによる疎行列計算用CRS形式変換の高速化
○横野智也・山口佳樹(筑波大)

【DC】 (15:35~17:15)
(12)/DC 15:35 - 16:00
近似乗算器用BIST内の疑似乱数回路の面積削減について
○赤松大地・四柳浩之(徳島大)・橋爪正樹(放送大)

(13)/DC 16:00 - 16:25
アービターPUFを組込んだ遅延検査容易化設計について
○三木勇人・四柳浩之(徳島大)・橋爪正樹(放送大)

(14)/DC 16:25 - 16:50
SNU耐性を持つ不揮発性フリップフロップの設計
○高橋京太郎・難波一輝(千葉大)

(15)/DC 16:50 - 17:15
GPU上で動作するTFHEアプリケーションのソフトエラー耐性評価およびエラー検出手法の提案
○吉田正和・松岡航太郎・橋本昌宜(京大)

ポスターセッション (17:15~18:45)
【VLD】
(P-1)○永井海音・宇佐美公良(芝浦工大)
Time-to-Digital Converterを用いた低電圧駆動温度センサ回路の提案

(P-2)○本持翔大・兼本大輔・廣瀬哲也(阪大)
圧縮センシングにおける無線脳波計測を想定したSimulated Annealingの適用

(P-3)○山本智也・兼本大輔・津永亮多・廣瀬哲也(阪大)
圧縮センシングと連鎖生成雑音マスキングを活用したセキュリティシステムにおける設計手法の検証

(P-4)○野口竜弥・深田佳佑・鮑 思雅・戸川 望(早大)
1-hot制約付き問題に対する二値変数選択法を用いた部分QUBOアニーリング手法

(P-5)○岩田錦哉・多和田雅師・戸川 望(早大)
制約違反を前提としたイジングマシンと補正処理によるハイブリッド組合せ最適化手法

(P-6)○江田琉聖・戸川 望(早大)
オートエンコーダによるアプリケーション電力波形抽出を利用した電力解析に基づく異常動作検知手法

(P-7)○吉川行人・兼本大輔・廣瀬哲也(阪大)
無線脳波計のためのスケーラブルチョッパーオートゼロアンプに関する研究

(P-8)○富田 空・白井達彦(早大)・浜田道昭(産総研)・安達健朗(リボミック)・戸川 望(早大)
量子計算を用いた最適化遺伝子配列の導出

(P-9)○岩崎哲朗(京都工繊大)・佐藤高史(京大)・新谷道広(京都工繊大)
ガウス過程回帰に基づくCMOSトランジスタモデル開発手法

(P-10)○兼本大輔・瀧本英智・廣瀬哲也(阪大)
圧縮センシングにおける信号類似性の活用 ~ 省電力無線脳波計測回路システム実現に向けた取り組み ~

【DC】
(P-11)○赤松大地・四柳浩之(徳島大)・橋爪正樹(放送大)
近似乗算器用BIST内の疑似乱数回路の面積削減について

(P-12)○吉田正和・松岡航太郎・橋本昌宜(京大)
GPU上で動作するTFHEアプリケーションのソフトエラー耐性評価およびエラー検出手法の提案

(P-13)○三木勇人・四柳浩之(徳島大)・橋爪正樹(放送大)
アービターPUFを組込んだ遅延検査容易化設計について

【RECONF】
(P-14)○山崎大勝・吉田康太・福田悠太・藤野 毅(立命館大)
Wavefront array構造のDNN推論回路に対するサイドチャネル攻撃を緩和するための算術マスキングの実装と評価

(P-15)○川﨑真太郎・桑澤 玄・山口佳樹(筑波大)
FPGAにおける多倍精度浮動小数点演算の手法の検証

(P-16)○横野智也・山口佳樹(筑波大)
FPGAによる疎行列計算用CRS形式変換の高速化

(P-17)○平賀啓三(ソニーセミコンダクタ)・瀬戸謙修・飯田全広(熊本大)・別所和弘(ソニーセミコンダクタ)
eFPGA IP向け論理セルアーキテクチャのNV化の提案

【ICD】
(P-18)○三井健司・兼本大輔・廣瀬哲也(阪大)
ランダムアンダーサンプリング型圧縮センシング脳波計測システムにおける低雑音アンプの消費電力低減手法

(P-19)○南村天楽・森口悠斗・高井伸和(京都工繊大)
説明可能なAIを用いたアナログ集積回路サイジングの効率化

(P-20)○吉田知生・夏井雅典・羽生貴弘(東北大)
差分情報記憶に基づく低エネルギーMTJベース不揮発レジスタの構成

(P-21)○森口悠斗・高井伸和(京都工繊大)
ベイジアンニューラルネットワークによるパラメトリック歩留まりの推定

(P-22)○高木 遼(京都工繊大)・増渕 剛(群馬大)・髙井伸和(京都工繊大)
高次元用アルゴリズムを用いたベイズ最適化でのアナログ回路のサイジング性能比較

(P-23)○増渕 剛(群馬大)・高井伸和(京都工繊大)
ベイズ最適化によるLDOの自動サイジング

(P-24)○赤星駿介・高井伸和(京都工繊大)
Lazy Adaptive Biasによる演算増幅器の待機電力削減

(P-25)○張 啓建・梅原大祐・高井伸和(京都工繊大)
非線形増幅器を考慮したセマンティックコミュニケーションシステムの構築

(P-26)○堀川 輝・髙井伸和(京都工繊大)
ブロック構造を用いた遺伝的アルゴリズムによる論理回路トポロジー探索

(P-27)○植田達矢・土谷 亮・井上敏之・岸根桂路(滋賀県立大)
極低温状態での集積回路内配線におけるサイズ効果が遅延時間に与える影響

(P-28)○児玉隆洋(京都工繊大)
強化学習によるデジタル制御電源の制御パラメータ自動設計

【SLDM】
(P-29)○西田孔太・御堂義博・三浦典之(阪大)・川上哲志(九大)塩見 準(阪大)
光ニューラルネットワークに対する熱故障注入攻撃の実行時検知

(P-30)○西澤真一・木村晋二(早大)
Double Diffusion Break FinFET プロセスにおける面積ペナルティを軽減するセル内トランジスタ再配置法

(P-31)○兵藤 旭・神保 聡・小此木大輝・井上源太・Chu Thiem・本村 真人・川村一志(東工大)
2スピン同時フリップの並列試行により高効率な解探索を行うアニーリングプロセッ


11月13日(水)

【VLD2】 (09:00~10:15)
(16)/VLD 09:00 - 09:25
圧縮センシングにおける信号類似性の活用 ~ 省電力無線脳波計測回路システム実現に向けた取り組み ~
○兼本大輔・瀧本英智・廣瀬哲也(阪大)

(17)/VLD 09:25 - 09:50
圧縮センシングにおける無線脳波計測を想定したSimulated Annealingの適用
○本持翔大・兼本大輔・廣瀬哲也(阪大)

(18)/VLD 09:50 - 10:15
圧縮センシングを活用した無線脳波計測システムにおけるランダムアンダーサンプリング型SARADCの開発
○松本拓真・兼本大輔・奥村 渡・松原利空・廣瀬哲也(阪大)

【ICD2】 (09:00~10:15)
(19)/ICD 09:00 - 09:25
ベイズ最適化によるLDOの自動サイジング
○増渕 剛(群馬大)・高井伸和(京都工繊大)

(20)/ICD 09:25 - 09:50
高次元用アルゴリズムを用いたベイズ最適化でのアナログ回路のサイジング性能比較
○高木 遼(京都工繊大)・増渕 剛(群馬大)・高井伸和(京都工繊大)

(21)/ICD 09:50 - 10:15
説明可能なAIを用いたアナログ集積回路サイジングの効率化
○南村天楽・森口悠斗・高井伸和(京都工繊大)

−−− 休憩 ( 15分 ) −−−

【VLD3】 (10:30~11:45)
(22)/VLD 10:30 - 10:55
無線脳波計のためのスケーラブルチョッパーオートゼロアンプに関する研究
○吉川行人・兼本大輔・廣瀬哲也(阪大)

(23)/VLD 10:55 - 11:20
圧縮センシングと連鎖生成雑音マスキングを活用したセキュリティシステムにおける設計手法の検証
○山本智也・兼本大輔・津永亮多・廣瀬哲也(阪大)

(24)/VLD 11:20 - 11:45
Time-to-Digital Converterを用いた低電圧駆動温度センサ回路の提案
○永井海音・宇佐美公良(芝浦工大)

【ICD3】 (10:30~11:45)
(25)/ICD 10:30 - 10:55
ベイジアンニューラルネットワークによるパラメトリック歩留まりの推定
○森口悠斗・高井伸和(京都工繊大)

(26)/ICD 10:55 - 11:20 発表キャンセル
強化学習によるデジタル制御電源の制御パラメータ自動設計
○児玉隆洋・高井伸和(京都工繊大)


(26)/ICD 11:20 - 11:45
ブロック構造を用いた遺伝的アルゴリズムによる論理回路トポロジー探索
○堀川 輝・髙井伸和(京都工繊大)

−−− 休憩 ( 75分 ) −−−

【基調講演】ICD (13:00~13:50)
(27)/ICD 13:00 - 13:50
[基調講演]超低消費電力マテリアルベースAIエッジシステムの開発
○田中啓文(九工大)

−−− 休憩 ( 15分 ) −−−

【基調講演】RECONF (14:05~14:55)
(28)/RECONF 14:05 - 14:55
[基調講演]Supporting Academic Innovation using Arm Technologies
○Tsung-Chih Su・Takayuki Yokoyama(ARM)

−−− 休憩 ( 15分 ) −−−

【RECONF2】 (15:10~16:25)
(29)/RECONF 15:10 - 15:35
マルチチャネルオーディオ用高速畳込のFPGA実装
○岡﨑雅嗣(ヤマハ)・川嶋龍次・髙木綾祐(YHD)

(30)/RECONF 15:35 - 16:00
TDCセンサを用いたしきい値が制御可能なfDTM-PUFの基礎評価
○藤本一輝・福田悠太・大山達哉(立命館大)・堀 洋平・片下敏宏(産総研)・藤野 毅(立命館大)

(31)/RECONF 16:00 - 16:25
Neural ODEを用いたFPGA向け低コスト点群深層学習
○安田瑞生・杉浦圭祐・松谷宏紀(慶大)

【VLD4】 (15:10~16:25)
(32)/VLD 15:10 - 15:35
説明可能なAIを用いた精度を考慮した回路近似手法
○小平行秀(会津大)

(33)/VLD 15:35 - 16:00
オートエンコーダによるアプリケーション電力波形抽出を利用した電力解析に基づく異常動作検知手法
○江田琉聖・戸川 望(早大)

(34)/VLD 16:00 - 16:25
ガウス過程回帰に基づくCMOSトランジスタモデル開発手法
○岩崎哲朗(京都工繊大)・佐藤高史(京大)・新谷道広(京都工繊大)

−−− 休憩 ( 15分 ) −−−

【ICD4】 (16:40~17:55)
(35)/ICD 16:40 - 17:05
生成AIを用いたAIチップ自動設計技術の開発
○芹澤靖隆・松本久功(日立)

(36)/ICD 17:05 - 17:30
Lazy Adaptive Biasによる演算増幅器の待機電力削減
○赤星駿介・高井伸和(京都工繊大)

(37)/ICD 17:30 - 17:55
非線形増幅器を考慮したセマンティックコミュニケーションシステムの構築
○張 啓建・梅原大祐・髙井伸和(京都工繊大)

【SLDM1】 (16:40~17:55)
(38) 16:40 - 17:05
2スピン同時フリップの並列試行により高効率な解探索を行うアニーリングプロセッサ
〇兵藤 旭・神保 聡・小此木 大輝・井上 源太・Chu Thiem・本村 真人・川村 一志(東京工業大学)

(39) 17:05 - 17:30
Double Diffusion Break FinFET プロセスにおける面積ペナルティを軽減するセル内トランジスタ再配置法
〇西澤 真一・木村 晋二(早稲田大学)

(40) 17:30 - 17:55
整数量子化と近似演算に基づくSelf Attention処理回路の省面積化
〇川村 哲平・増田 豊・石原 亨(名古屋大学)

□懇親会 (18:30~20:30)


11月14日(木)

【SLDM2】 (09:00~10:15)
(41) 09:00 - 09:25
光ニューラルネットワークに対する熱故障注入攻撃の実行時検知
〇西田 孔太・御堂 義博・三浦 典之(大阪大学)・川上 哲志(九州大学)・塩見 準(大阪大学)

(42) 09:25 - 09:50
配線長がランダムなMUXチェーンによる 高分解能な二段階パス遅延測定法
〇加藤 健太郎・名倉 徹(福岡大学)・温 暁青(九州工業大学)・小林 春夫(群馬大学)

(43) 09:50 - 10:15
SATソルバを用いたテスト生成手法用の故障検出条件の表現方法
〇松永 裕(;九州大学)

【RECONF3】 (09:00~10:15)
(44)/RECONF 09:00 - 09:25
ガウスジョルダン消去法とBiCGSTAB法による投機的実行線形ソルバを備えた単一FPGA上の電子回路シミュレータ実装とその性能評価
○周東裕也・大本裕真・窪田昌史・弘中哲夫(広島市大)

(45)/RECONF 09:25 - 09:50
eFPGA IP向け論理セルアーキテクチャのNV化の提案
○平賀啓三(ソニーセミコンダクタ)・瀬戸謙修・飯田全広(熊本大)・別所和宏(ソニーセミコンダクタ)

(46)/RECONF 09:50 - 10:15
リコンフィギュラブルハードウェアによるVPNゲートウェイの高性能化の検討
○田仲顕至・三浦直樹・坂本 健(NTT)

−−− 休憩 ( 15分 ) −−−

【VLD5】 (10:30~11:45)
(47)/VLD 10:30 - 10:55
オープンソースEDAを用いたLSI設計とテープアウト事例
○日置雅和・片下敏宏・堀 洋平・更田裕司・秋田一平(産総研)

(48)/VLD 10:55 - 11:20
設計制約を課した論理合成結果選択の妥当性に関する一考察
○今井 雅(弘前大)

(49)/VLD 11:20 - 11:45
Agile-chip platformを用いた半導体教育入門用学生実験の提案と試行
○天野英晴・小菅 敦・島本直伸・最上 徹・落合幸徳・角 博文・池田 誠・三田吉郎(東大)

【ICD5】 (10:30~11:45)
(50)/ICD 10:30 - 10:55
CMOSイメージセンサに適したMAC回路に用いる軽量HASHの評価
○萩嵜真波・小川広明・大山達哉・藤野 毅・大倉俊介(立命館大)

(51)/ICD 10:55 - 11:20
オンチップ配線を用いた静電容量式コプレーナ型接触角センサ
○福井快肇・土谷 亮・井上敏之・岸根桂路(滋賀県立大)

(52)/ICD 11:20 - 11:45
極低温状態での集積回路内配線におけるサイズ効果が遅延時間に与える影響
○植田達矢・土谷 亮・井上敏之・岸根桂路(滋賀県立大)

−−− 休憩 ( 75分 ) −−−

□表彰式 (13:00~13:20)

【招待講演】ICD (13:20~14:10)
(53)/ICD 13:20 - 14:10
[招待講演]日本におけるオープンソースシリコンコミュニティの立ち上げと活動の1年
○今村謙之(ISHI会)・土谷 亮(滋賀県立大)・久保木 猛(熊本大)・森 瑞紀(慶大)

−−− 休憩 ( 15分 ) −−−

【招待講演】 VLD (14:25~15:15)
(54)/VLD 14:25 - 15:15
[招待講演]AIの適用による設計の効率化・自動化の取り組みと現状
○小田川真之(日本ケイデンス・デザイン・システムズ)

−−− 休憩 ( 15分 ) −−−

【VLD6】 (15:30~17:10)
(55)/VLD 15:30 - 15:55
1-hot制約付き問題に対する二値変数選択法を用いた部分QUBOアニーリング手法
○野口竜弥・深田佳佑・鮑 思雅・戸川 望(早大)

(56)/VLD 15:55 - 16:20
QAOAを用いた履修最適化の一検討
○太田 岳・深田佳佑・白井達彦・戸川 望(早大)

(57)/VLD 16:20 - 16:45
制約違反を前提としたイジングマシンと補正処理によるハイブリッド組合せ最適化手法
○岩田錦哉・多和田雅師・戸川 望(早大)

(58)/VLD 16:45 - 17:10
量子計算を用いた機能性核酸塩基配列の導出
○富田 空・白井達彦(早大)・浜田道昭(産総研)・安達健朗(リボミック)・戸川 望(早大)

一般講演:発表 20 分 + 質疑応答 5 分

◆IEEE CASS Japan Joint Chapter, IEEE CASS Kansai Chapter, IEEE SSCS Kansai Chapter, IEEE CEDA All Japan Joint Chapter 協賛

◎以下の公式HPからも、参加登録を忘れずに行ってください(締切11月5日(火))
https://sites.google.com/view/design-gaia-2024/home
また、11月13日(水)に懇親会を予定しており、参加には事前申込が必要ですので、ご注意下さい(原則、当日申込はございません)。

発表募集のご案内(終了しました)


原稿締切厳守 !

  • 原稿締切日の24時を過ぎるとシステムに投稿が出来なくなり、発表も取り消しとなりますのでご注意ください。
  • 原稿締切までは何度でもご自身でアップロード可能です(締切後は、原稿の差替え(再アップロード)、発表の取り消しもできませんのでご注意ください)。
  • フォントが正しく埋め込まれていないといったトラブルもありますので、早めに一度アップロードされることをお勧めします。



***********************************************************************
デザインガイア2024
—VLSI設計の新しい大地—
共通テーマ 「持続可能な半導体技術:グリーンエレクトロニクスへの道」
2024年11月12日(火)-14日(木)
大分県大分市 コンパルホール
***********************************************************************
公式web ページ
https://sites.google.com/view/design-gaia-2024/

協賛:
IEEE CASS JJC
IEEE CASS KC
IEEE SSCS KC
IEEE CEDA AJJC

基調講演と招待講演を企画しております!

●主催研究会/テーマ
5つの第1種研究会の併催・連催として行っております「デザインガイア」を標記日程で開催致します.今年は,発表者は原則現地参加,聴講はハイブリッド(現地参加+オンライン)形式を予定しています.
今年のテーマは「持続可能な半導体技術:グリーンエレクトロニクスへの道」です.また,以下の組み合わせでサブテーマを設定しております.奮って発表をお申し込み下さい.
・IPSJ-SLDM研究会/VLD研究会/DC研究会
「VLSIの設計/検証/テストおよび一般」
・RECONF研究会
「リコンフィギャラブルシステムにおける設計技術および一般」
・ICD研究会
「アプリケーション・ドリブン・システム開発技術
(AI実装/画像処理/アルゴリズム/アーキテクチャ)および一般」

全体講演/招待講演
今年のデザインガイアのテーマ「持続可能な半導体技術:グリーンエレクトロニクスへの道」にそった,すべての研究会合同の基調講演,研究会ごとの招待講演などを多数予定しております.

●発表申込
*以下のURLよりお申し込みください。

・SLDMにて発表を希望される方
https://ipsj1.i-product.biz/ipsjsig/SLDM/

※SLDM研究会へお申込みの場合、「連絡事項欄」で以下の質問にお答えください。1,2については各種受賞資格の確認のためにのみ使用します。記載がない場合、審査対象から外れる場合があります。
 1. 発表者の職種(学生 / 教員 / 企業 / その他)
 2. 生年月日( 年 月 日)
 3. ポスター発表(希望する / 希望しない)

・VLD にて発表を希望される方
http://www.ieice.org/ken/program/index.php?tgid=IEICE-VLD
・DC にて発表を希望される方
http://www.ieice.org/ken/program/index.php?tgid=IEICE-DC
・RECONF にて発表を希望される方
http://www.ieice.org/ken/program/index.php?tgid=IEICE-RECONF
・ICD にて発表を希望される方
http://www.ieice.org/ken/program/index.php?tgid=IEICE-ICD

*同じサブテーマを冠している研究会は,どの研究会にお申し込みいただいても取り扱いは同じになります.
*発表日のご希望がある場合には備考欄にその旨をご記入下さい.ただし,ご希望に沿えない場合もあります.
*プログラム編成の関係上,2日に短縮して開催する可能性があります.
*発表者も聴講者同様,参加登録をお願いします(現在準備中).

●発表申込期限:2024年8月23日 → 9月6日(金)23:59 延長しました!
●原稿提出期限:2024年10月9日(水)23:59 締切厳守
※23時59分を過ぎるとシステムに投稿できなくなります.
締切に遅れると発表キャンセルとなりますのでご注意ください.
また,フォントの埋め込みがされていないとアラートが出ます.
お早目にご投稿くださいますようお願い致します.

●ポスターセッション
デザインガイア2024では以下の要領でポスター発表を募集致します.奮ってご応募下さい.ポスターは現地での発表のみ実施します.
*目的:発表内容についてじっくり議論する場,および,研究者間の交流の場を提供する.
*日時:11月12日(火)【予定】
*申込方法:デザインガイア発表申込時に申請(ポスター発表のみの申込は不可).
*表彰: 優秀な発表を表彰します.

●問合せ先
*ご不明な点は以下のアドレス宛にメールでお問い合わせ下さい.
vld-gaia24 [at] mail.ieice.org

*各担当窓口
VLD 笹川幸宏(ソシオネクスト),瀬戸謙修(熊本大),RECONF 高野恵輔(九州大),山口佳樹(筑波大),
ICD 吉原義昭(キオクシア),高野恭弥(東京理科大),DC: 大竹哲史(大分大),白旭(ナノブリッジ・セミコンダクター),
SLDM: 岸田亮(富山県立大),熊木武志(立命館大),ローカル: 大竹哲史(大分大)

その他

  • 個人情報について:
    発表申込・参加申込にてご提供頂いた個人情報は、情報処理学会プライバシーポリシーに則って適切に管理します。同意いただいたうえでお申し込みください。なお、研究会幹事より直接ご連絡させていただく場合もございますのでご了承願います。
    参考) 情報処理学会プライバシーポリシー 

  • 研究会主催のイベントが開催されない場合の対応について:
    https://www.ipsj.or.jp/kenkyukai/sig-event-cancel.html
  • シェアする
  • ポスト
  • noteで書く
  • LINEで送る