第177回システムとLSIの設計技術研究発表会(デザインガイア2016)

標記の研究発表会はペーパレスで行います(貸し出し用のUSBメモリもご用意しています)。
  • 研究会に登録されている方
    研究報告は開催初日の1週間前(=公知日)に電子図書館当日用サイト(登録会員用)で公開します。

  • 研究会に登録されていない方
    当日受付で資料閲覧用のアカウント情報(URL,ID,PW)をお渡しいたします。
    尚、研究会にご登録いただくことで当研究会のバックナンバーも含めて全て電子図書館でご購読いただけます。登録に関しては 研究会に登録する」のページをご参照ください。

プログラム

**********************************************************************
デザインガイア2016  —VLSI設計の新しい大地—
2016年11月28日(月)~30日(水)
立命館大学大阪いばらきキャンパス
**********************************************************************

★VLSI設計技術研究会(VLD)
 専門委員長 竹中 崇(NEC)  副委員長 越智 裕之(立命館大学)
 幹事 福田 大輔(富士通研), 永山 忍(広島市大)
 幹事補佐 Parizy Matthieu(富士通研)

★ディペンダブルコンピューティング研究会(DC)
 専門委員長 井上 美智子(奈良先端大)  副委員長 福本 聡(首都大東京)
 幹事 吉村 正義(京都産大), 金子 晴彦(東工大)

★システムとLSIの設計技術研究会(IPSJ-SLDM)
 主査 浜口 清治(島根大学)
 幹事 西出 岳央(東芝), 高島 康裕(北九州市大), 許 浩沿(パナソニック)

日 時 2016年11月28日(月)~ 30日(水)

会 場 立命館大学 大阪いばらきキャンパス (OIC) 立命館いばらきフューチャープラザ
    (〒567-8570 大阪府茨木市岩倉町2-150.
    来学の際は公共交通機関をご利用下さい.
    http://www.ritsumei.ac.jp/accessmap/oic/
    立命館大学理工学部 谷口一徹.072-665-2500(OIC B棟ホール受付))

議 題
 デザインガイア2016 -VLSI設計の新しい大地-
    ※デザインガイア全体のプログラムはこちらをご覧ください.


11月28日(月)

■回路設計1(10:30~11:20)
(1) /VLD 10:30 - 10:55
  最小の入力数でStochastic Numberを生成する回路設計手法
  ○六車利都子・山下 茂(立命館大)

(2) /VLD 10:55 - 11:20 発表キャンセル
  高精度ストカスティック演算のためのFSM設計
  ○多和田雅師・柳澤政生・戸川 望(早大)

(2) /VLD 10:55 - 11:20
  可変な並列度を有するFork-Joinタスクのスケジューリング
  ○島田佳奈・谷口一徹・冨山宏之(立命館大)

--- 昼食 ---

■回路設計2(12:45~14:00)
(3) /VLD 12:45 - 13:10
  マイクロエナジーハーベスティングのための2段昇圧型チャージポンプ回路方式
  ○木村知也・越智裕之(立命館大)

(4) /VLD 13:10 - 13:35
  薄膜BOX-SOI(SOTB)におけるレベルシフタレス設計の実現性の検討と評価
  ○小暮俊輔・宇佐美公良(芝浦工大)

(5) /VLD 13:35 - 14:00
  Xilinx FPGAのためのRTL記述からの一般同期式回路の実装フロー
  ○寺田万理・増子 駿・小平行秀(会津大)

--- 休憩 ( 15分 ) ---

■ノイズ・ソフトエラー(14:15~15:55)
(6) /VLD 14:15 - 14:40
  TCADシミュレーションを用いたFDSOIプロセスの耐ソフトエラー回路構造の検討
  ○山田晃大・丸岡晴喜・梅原成宏・古田 潤・小林和淑(京都工繊大)

(7) /VLD 14:40 - 15:05
  PHITS-TCADシミュレーションによるFinFETとFDSOIのソフトエラー耐性の評価
  ○梅原成宏・古田 潤・小林和淑(京都工繊大)

(8) /VLD 15:05 - 15:30
  重イオン照射測定によるFDSOIにおけるFFのソフトエラー耐性の評価
  ○一二三 潤・梅原成宏・丸岡晴喜・古田 潤・小林和淑(京都工繊大)

(9)/VLD 15:30 - 15:55
  40 nm SiONプロセスにおけるランダムテレグラフノイズ複合欠陥モデルを用いた回路解析手法
  ○籔内美智太郎・大島 梓・駒脇拓弥・小林和淑・岸田 亮・古田 潤(京都工繊大)・
  Pieter Weckx(KUL/IMEC)・Ben Kaczer(IMEC)・松本高士(東大)・小野寺秀俊(京大)

--- 休憩 ( 15分 ) ---

■ポスターセッション(16:10~17:40)
P01 [広江友哉] Vivado HLSによる○×ゲーム探索再帰記述のハードウェア化
P02 [東 俊輝] 原子移動型スイッチを用いた小面積なプログラマブルロジックとそのための
  遅延最適なテクノロジマッピング手法
P03 [池邊雅登] 3次元FPGA向け消費電力解析ツール
P04 [片下敏宏] 低消費電力FPGAの応用回路実装を伴う評価のための環境構築と予備実験
P05 [六車利都子] 最小の入力数でStochastic Numberを生成する回路設計手法
P06 [島田佳奈] 可変な並列度を有するFork-Joinタスクのスケジューリング
P07 [木村知也] マイクロエナジーハーベスティングのための2段昇圧型チャージポンプ回路方式
P08 [山田晃大] TCADシミュレーションを用いたFDSOIプロセスの耐ソフトエラー回路構造の検討
P09 [伊東光希] セレクタ論理に帰着させたバタフライ演算器のFPGA実装評価
P10 [渡辺友希] ディープラーニングを用いたリソグラフィシミュレーションモデルの高精度化
P11 [島崎健太] CCNルータのためのコンテンツのネーム長による分割ハッシュテーブルと平衡木
  によるFIBの構築
P12 [北山遼育] 動作中のIoTデバイスに対する電気容量変化の測定を用いた不正改変検知装置の設計
P13 [井川昂輝] 経年劣化を考慮したフロアプラン統合化高位合成手法
P14 [石川大輔] 高位合成によるアクセラレータ設計を対象としたサイクル数削減およびバッファサイズ
  最小化のためのデータ転送最適化手法
P15 [河塚信吾] 微小遅延故障テストのためのTDC組込み型スキャンFFの設計について
P16 [Fakir Sharif Hossain] A Golden-IC Free Clock Tree Driven Authentication Approach
  for Hardware Trojan Detection
P17 [松井千尋] 半導体ストレージシステムにおけるSCM, MLC/TLC NANDフラッシュメモリの最適
  な構成の設計
P18 [鶴見洸太] IoTデバイス向けReRAM書き込み電圧生成回路の低電圧化およびコンパレータ回路
  のバイアス電流最適化手法
P19 [高田 遼] スケーラブルなディープラーニング向けアクセラレータチップの設計と評価


11月29日(火)

■回路実装(09:00~10:15)
(10)/VLD 09:00 - 09:25
  薄膜BOX-SOIを用いた基板バイアス制御による低消費電力スタンダードセルメモリの設計と実装
  ○吉田有佑・宇佐美公良(芝浦工大)

(11)/VLD 09:25 - 09:50
  超低消費電力再構成可能アクセラレータCC-SOTB2の実装と評価
  ○増山滉一朗・安藤尚輝・松下悠亮・奥原 颯・天野英晴(慶大)

(12)/VLD 09:50 - 10:15
  セレクタ論理に帰着させたバタフライ演算器のFPGA実装評価
  ○伊東光希・柳澤政生・戸川 望(早大)

--- 休憩 ( 15分 ) ---

■配線・DFM(10:30~11:45)
(13)/VLD 10:30 - 10:55
  ディープラーニングを用いたリソグラフィシミュレーションモデルの高精度化
  ○渡辺友希・松縄哲明・木村泰己・野嶋茂樹(東芝)

(14)/VLD 10:55 - 11:20
  集合対間配線問題のための配線の付け替えによる配線長差最小化手法
  ○原 秀太郎・藤吉邦洋(東京農工大)

(15)/VLD 11:20 - 11:45
  カットプロセスを前提としたSelf-Aligned Double Patterningのための2色グリッドに準じた配線手法
  ○三浦発彦・長谷川 充・藤吉邦洋(東京農工大)

□ポスター表彰 (14:05~14:35)

--- 休憩 ( 5分 ) ---

■VLD基調講演(14:40~15:30)
(16)/共通 14:40 - 15:30
  [基調講演]IoT時代に向け組合せ最適化問題を効率的に解くCMOSアニーリングマシン
  ○山岡雅直(日立)

--- 休憩 ( 15分 ) ---

■IE基調講演1(15:45~16:30)座長: 高村誠之(NTT)
(17)/共通 15:45 - 16:30
  [基調講演]デジタル映像の符号化技術・伝送装置の開発とハイビジョン化への貢献
  ○中川 章(富士通研)

--- 休憩 ( 15分 ) ---

■IE基調講演2(16:45~17:45)座長: 坂東幸浩(NTT)
(18)/共通 16:45 - 17:45
  [基調講演]データマイニング技術と応用 ~ グラフマイニングと探索的データ分析 ~
   ○鬼塚 真(阪大)


11月30日(水)

■テスト生成およびテスト容易化設計(09:00~10:40)
(19)/DC 09:00 - 09:25
  重み付き故障カバレージに基づくテストパターン並替えの高速化手法
  ○犬山慎吾・岩崎一彦(首都大東京)・新井雅之(日大)

(20)/DC 09:25 - 09:50
  微小遅延故障テストのためのTDC組込み型スキャンFFの設計について
  ○河塚信吾・四柳浩之・橋爪正樹(徳島大)

(21)/VLD 09:50 - 10:15
  SATソルバを用いた信号遷移回数を考慮した遷移故障向けテストパタン生成手法について
  ○松永裕介(九大)

(22)/DC 10:15 - 10:40
  オンチップ故障診断のためのLFSRシード生成法
  ○南薗隼人・大竹哲史(大分大)

--- 休憩 ( 15分 ) ---

■セキュリティおよびネットワーク (10:55~12:10)
(23)/VLD 10:55 - 11:20
  CCNルータのためのコンテンツのネーム長による分割ハッシュテーブルと平衡木によるFIBの構築
  ○島崎健太(早大)・右近祐太・宮崎昭彦(NTT)・津田俊隆・中里秀則・戸川 望(早大)

(24)/VLD 11:20 - 11:45
  動作中のIoTデバイスに対する電気容量変化の測定を用いた不正改変検知装置の設計
  ○北山遼育(早大)・竹中 崇(NEC)・柳澤政生・戸川 望(早大)

(25)/DC 11:45 - 12:10
  A Golden-IC Free Clock Tree Driven Authentication Approach for Hardware Trojan Detection
  ○Fakir Sharif Hossain・Tomokazu Yoneda・Michiko Inoue(NAIST)・Alex Orailoglu(UCSD)

--- 昼食 ( 70分 ) ---

■高位合成 (13:20~14:10)
(26)/VLD 13:20 - 13:45
  経年劣化を考慮したフロアプラン統合化高位合成手法
  ○井川昂輝・柳澤政生・戸川 望(早大)

(27)/VLD 13:45 - 14:10
  高位合成によるアクセラレータ設計を対象としたサイクル数削減およびバッファサイズ最小化
  のためのデータ転送最適化手法
  ○石川大輔・瀬戸謙修(東京都市大)

※一般講演:発表 20 分 + 質疑応答 5 分

◎キャンパス内は全面禁煙ですのでご留意下さい。
◎2日目(11月29日)の夜、懇親会を予定しております(有料、事前申込制)。
 申込み方法は別途ご案内致します。

☆VLD研究会今後の予定 [ ]内発表申込締切日
 2017年1月23日(月)~25日(水) (予定) 慶大日吉キャンパス 
   [11月7日(月)] テーマ:FPGA応用および一般
 【問合先】福田 大輔(富士通研究所)E-mail: d-fukuda"at"jp.fujitsu.com
 ◎VLD研究会ホームページもご覧下さい.
http://www.ieice.org/~vld/

☆DC研究会今後の予定 [ ]内発表申込締切日
 12月16日(金) 酒田市 総合文化センター(山形県酒田市) 
   [10月5日(水)] テーマ:安全性及び一般
 2017年2月 機械振興会館 [未定] テーマ:VLSI設計とテストおよび一般
 【問合先】吉村 正義 (京都産業大学コンピュータ理工学部)
 E-mail: yoshimura.masayoshi"at"cc.kyoto-su.ac.jp
 ◎最新情報は,DC研究会ホームページを御覧下さい.
http://www.ieice.org/iss/dc/jpn/index.html

☆IPSJ-SLDM研究会今後の予定
 [ ]内発表申込締切日
 2017年1月23日(月)~25日(水) (予定) 慶大日吉キャンパス
    [11月7日(月)] テーマ:FPGA応用および一般
 【問合先】高島 康裕(北九州市大)Email sldm2015"at"is.env.kitakyu-u.ac.jp
 ◎SLDM研究会ホームページもご覧下さい.
http://www.sig-sldm.org/

 

発表募集のご案内(募集は終了しました)

**********************************************************************
デザインガイア2016  —VLSI設計の新しい大地—
2016年11月28日(月)~30日(水)
立命館大学大阪いばらきキャンパス
**********************************************************************

●主催研究会/テーマ
  恒例となっております「デザインガイア」を標記日程,会場にて開催致します.9つの研究会の共催・併催・連催の研究会ですが,以下の組み合わせでサブテーマを設定しております.奮って発表をお申し込み下さい.
  • IPSJ-SLDM研究会/VLD研究会/DC研究会 「VLSIの設計/検証/テストおよび一般」
  • IPSJ-ARC研究会/CPSY研究会 「コンピュータシステムの設計・検証技術および一般」
  • RECONF研究会 「リコンフィギャラブルシステムにおける設計技術および一般」
  • CPM研究会/ICD研究会/IE研究会 「アプリケーション・ドリブン・システム開発技術(画像処理/アルゴリズム/アーキテクチャ/実装)および一般」
●ポスタセッション
  デザインガイア2016では以下の要領でポスタ発表を募集致します.奮ってご応募下さい.
  目的 : 発表内容についてじっくり議論する場,
            および,研究者間の交流の場を提供する.
  日時 : 11月28日(月) 午後 (予定)
  申込方法 : デザインガイア発表申込時に申請(ポスタ発表のみの申込は不可).
  表彰 : 優秀な発表を表彰します.

●全体講演/招待講演

  すべての研究会合同の全体講演,サブテーマごとの招待講演などを多数予定しております.

●発表申込
*以下のURLよりお申し込みください。
・同じサブテーマを冠している研究会は,どの研究会にお申し込みいただいても
  取り扱いは同じになります.
・発表日のご希望がある場合には備考欄にその旨をご記入下さい.
  ただし,プログラム編成の都合上,ご希望に沿えない場合もあります.

●発表申込期限:2016年9月4日(日) → 11日(日)23:59締切 延長しました!

●原稿提出期限:2016年10月21日(金) 23:59締切
         ※23時59分を過ぎるとシステムに投稿できなくなります.
           締切に遅れると発表キャンセルとなりますのでご注意ください.
           また,フォントの埋め込みがされていないとアラートが出ます.
           お早目にご投稿くださいますようお願い致します.

●問合せ先
*ご不明な点は以下のアドレス宛にメールでお問い合わせ下さい.
    vld-gaia16 [at] mail.ieice.org
*各担当窓口
 VLD : 福田大輔(富士通研),永山忍(広島市大),パリジ マチュー(富士通研),
    冨山宏之(立命館大学)
 CPSY : 安里彰(富士通)
 RECONF : 谷川一哉(広島市立大学)
 ICD : 夏井雅典(東北大),橋本隆(パナソニック),吉田毅(広島大),井上 弘士(九州大)
 CPM : 小舘淳一(NTT)
 IE : 坂東幸浩(NTT)
 DC : 大竹哲史(大分大学),宮村信(日本電気)
 SLDM : 高島康裕(北九州市立大学),齋藤寛(会津大),武内良典(大阪大学)
 ARC : 小野貴継(九州大)
 ローカルアレンジ : 谷口一徹(立命館大)

調査研究担当への問い合わせフォーム