第173回SLDM研究発表会

標記の研究発表会はペーパレスで行います（貸し出し用のUSBメモリもご用意しています）。

**********************************************************************
デザインガイア2015  —VLSI設計の新しい大地—
2015年12月1日(火)～3日(木)
長崎県勤労福祉会館
**********************************************************************

連催：
★VLSI設計技術研究会（VLD）
 専門委員長　松永 裕介 （九大）　　副委員長　竹中 崇 （NEC）
 幹事　冨山 宏之 （立命館大）， 福田 大輔 （富士通研）
 幹事補佐　谷口 一徹 （立命館大）

★ディペンダブルコンピューティング研究会（DC）
 専門委員長　金川 信康 （日立）　　副委員長　井上 美智子 （奈良先端大）
 幹事　岩田 浩司 （鉄道総研）， 吉村 正義 （京都産大）

★システムとLSIの設計技術研究会（IPSJ-SLDM）
 主査　福井 正博 （立命館大）
 幹事　横山 昌生 （シャープ）， 高島 康裕 （北九州市大）， 西出 岳央 （東芝）

併催：
★電子部品・材料研究会（CPM）
 専門委員長　野毛 悟 （沼津高専）　　副委員長　廣瀬 文彦 （山形大）
 幹事　小舘 淳一 （NTT）， 岩田 展幸 （日大）
 幹事補佐　坂本 尊 （NTT）， 中村 雄一 （豊橋技科大）

★集積回路研究会（ICD）
 専門委員長　藤島  実 （広島大）　　副委員長　日高 秀人 （ルネサスエレクトロニクス）
 幹事　吉田 毅 （広島大）
 幹事補佐　高宮 真 （東大）， 岩崎 裕江 （NTT）， 橋本 隆 （パナソニック），
       伊藤 浩之 （東工大）， 範 公可 （電通大）

★コンピュータシステム研究会（CPSY）
 専門委員長　中島 康彦 （奈良先端大）　　副委員長　中野 浩嗣 （広島大）， 入江 英嗣 （東大）
 幹事　三吉 貴史 （富士通研）， 鯉渕 道紘 （NII）
 幹事補佐　高前田 伸也 （奈良先端大）， 大川 猛 （宇都宮大）

★リコンフィギャラブルシステム研究会（RECONF）
 専門委員長　渡邊 実 （静岡大）　　副委員長　本村 真人 （北大）， 柴田 裕一郎 （長崎大）
 幹事　山田 裕 （東芝）， 山口 佳樹 （筑波大）
 幹事補佐　谷川 一哉 （広島市大）， 三好 健文 （イーツリーズ・ジャパン）


日　時 ：  2015年12月 1日（火）　12：45～18：00
     2015年12月 2日（水）　09：30～18：00
     2015年12月 3日（木）　09：20～15：25

会　場　：  長崎県勤労福祉会館
     （〒850-0031長崎市桜町9-6．長崎駅徒歩15分、バス・市役所前徒歩2分、
     　または、電車・市公会堂前徒歩3分．http://www.nsbm.jp/kaikan/．
     　長崎大学工学部 柴田裕一郎．会場Tel: 095-821-1456）

議　題　：  デザインガイア2015 -VLSI設計の新しい大地-

12月1日（火）

■セキュリティ1 （12：45～13：35）
（1）/DC  12:45 - 13:10
  Scan Segmentation Approach to Magnify Detection Sensitivity for Tiny Hardware Trojan
  ○Fakir Sharif Hossain・Tomokazu Yoneda・Michiko Inoue（NAIST）

（2）/VLD  13:10 - 13:35
  ゲートレベルパイプライン型自己同期回路を用いた楕円曲線デジタル署名アルゴリズムの
  実装について
  ○田村雅人・池田　誠（東大）

■光再構成 （12：45～13：35）
- /RECONF  12:45 - 13:10
  並列処理指向・光再構成型ゲートアレイへのTMR実装
  ○伊藤芳純・渡邊　実（静岡大）

- /RECONF  13:10 - 13:35
  光再構成型ゲートアレイの反転コンフィギュレーション手法のフォールトトレランス評価
  ○榛葉大樹・渡邊　実（静岡大）

■GPU （12：45～13：35）
- /CPSY 12:45 - 13:10
  リモートGPUクラスタを用いたドキュメント指向型データベースの性能評価
  ○森島　信・松谷宏紀（慶大）

- /CPSY  13:10 - 13:35
  GPUを用いたホールスラスタ・シミュレーションの割付処理の高速化の検討
  ○宮島敬明・張　科寅・藤田直行（JAXA）

－－－　休憩　（ 15分 ）　－－－

■ICD招待講演 （13：50～15：30）
- /ICD  13:50 - 14:40
  ［招待講演］ICチップの真正性の確保と対策（仮）　～ ハードウェアセキュリティの根源的課題
  に向き合う ～
  ○永田　真（神戸大）

- /ICD  14:40 - 15:30
  ［招待講演］4K・8K超高精細映像の配信に向けた映像符号化ハードウェア技術（仮）
  ○大西隆之・岩崎裕江・清水　淳（NTT）

■再構成とニューラルネット （13：50～15：30）
- /RECONF  13:50 - 14:15
  スイッチ内アクセラレーションの実現のための部分再構成
  ○天野英晴・櫻井祐市・鶴田千晴（慶大）

- /RECONF  14:15 - 14:40
  FPGAを用いた動的再構成可能PLAとDSLベースの設計開発手法の検討
  ○三好健文（わさらぼ/イーツリーズ・ジャパン）・中原啓貴（愛媛大）・
  船田悟史（イーツリーズ・ジャパン）

（3）/SLDM 14:40 - 15:05
  高位合成による自動パイプライン化を利用したスパイキングニューラルネットワークシミュレーショ
  ン高速化回路のFPGA実装
  ○川尾太郎・河野崇・藤田昌宏（東大）

- /CPSY  15:05 - 15:30
  セルラニューラルネットワークのシミュレータ開発と評価
  ○亀田友哉（奈良先端大）・木村　睦（龍谷大）・中島康彦（奈良先端大）

■メモリテストとタイミング （13：50～15：30）
（4）/DC  13:50 - 14:15
  メモリの隣接パタン依存故障テストに対するバックグラウンド列の生成
  ○上岡真也・米田友和・大和勇太・井上美智子（奈良先端大）

（5）/DC  14:15 - 14:40
  遅延故障検査容易化回路を用いる同時検査対象経路選択条件の検討
  ○森　亮介・四柳浩之・橋爪正樹（徳島大）

（6）/DC  14:40 - 15:05
  隣接線の信号遷移による遅延変動を用いる半断線故障の判別法について
  ○伊勢幸太郎・四柳浩之・橋爪正樹（徳島大）・樋上喜信・高橋　寛（愛媛大）

（7）/VLD  15:05 - 15:30
  モンテカルロ法に基づくタイミング歩留り解析の高速化
  ○粟野皓光・佐藤高史（京大）

－－－　休憩　（ 15分 ）　－－－

■フェロー記念講演1 （15：45～16：45）
（8）/共通  15:45 - 16:45
  ［フェロー記念講演］VLSIテスト技術によるシステムディペンダビリティ向上への期待
  ○梶原誠司（九工大）

－－－　休憩　（ 15分 ）　－－－

■フェロー記念講演2 （17：00～18：00）
（9）/共通  17:00 - 18:00
  ［フェロー記念講演］再構成可能チップと高位合成、EDA事業運営
  ○若林一敏（NEC）


12月2日（水）

■ポスター発表 （09：30～11：00）
P01 [粟野皓光] モンテカルロ法に基づくタイミング歩留り解析の高速化
P02 [畑山拓也] プログラマブルSoCのためのシステム設計環境におけるリアルタイムシステムの
  構築手法
P03 [菊谷雄真] 高位合成ツールVivado HLSとPyCoRAMを用いたFPGAアクセラレータの性能比較
P04 [高山尋考] FPGA間通信で発生する諸問題 ～ PCIe Gen3通信における注意点 ～
P05 [上口翔大] 人物検知用赤外線アレイセンサ対応低消費電力AFE回路の設計
P06 [堀田海平] 補間型TDCを用いたSingle Slope ADCの製造ばらつき耐性に関する考察
P07 [増子 駿] レイアウト面積最小化問題における高速化のためのSATへの定式化手法
P08 [藤原晃一] クロックスキューを利用したフロアプラン指向FPGA高位合成手法
P09 [岡本拓巳] 大腸内視鏡画像タイプ識別のためのSVM推定確率算出ハードウェア
P10 [佐藤 光] 道路速度標識認識システムのRapid Prototyping Platform への実装
P11 [中原啓貴] Nested RNSを適用した電波望遠鏡用デジタル分光器用FFTについて
P12 [田島咲季] 15nmプロセスにおける低電力な耐ソフトエラーラッチの設計
P13 [新津葵一] 0.25μm CMOS 0.23V駆動リング発振制御型近距離無線送信器とバイオ燃料電池
  を用いた電力自立・使い捨て可能バイオセンサ集積回路
P14 [長谷川健人] SVMを利用したネットリストの特徴に基づくハードウェアトロイ分類
P15 [大屋 優] ゲートレベルネットリストの脆弱性を表現する指標
P16 [杉 幸樹] ロバストな診断支援を実現するボトムアップ特徴量構築アーキテクチャ
P17 [清水達也] リアルタイム消化管内視鏡診断支援に適した特徴量抽出アーキテクチャ
P18 [猪谷孝太] ハンドシェイク遅延を考慮した4相2線式非同期システムの高位合成におけるスケ
  ジューリングアルゴリズム
P19 [呉 政訓] コンポーネント間隣接制約を考慮した耐ソフトエラーデータパス合成
P20 [渡邊聖剛] LSI基板パッケージの3次元伝熱シミュレータの構築と評価
P21 [川村一志] タイミングエラー予測回路によるデータ依存最適化回路設計とそのFPGA評価
P22 [田中義浩] 機械学習を用いたプロセッサ性能モデリングの精度解析
P23 [田近龍平] QDIモデルに基づく非同期式VLSIの低電圧特性の評価
P24 [石川達也] 非同期式回路を用いたピーク電流抑制型バンドパスフィルタの実装と評価
P25 [島﨑健太] CCNルータのためのハッシュテーブルと平衡木の併用によりメモリアクセスを
  削減したFIBの構築

－－－　休憩　（ 15分 ）　－－－

■探索と検証 （11：15～12：30）
（10）/VLD  11:15 - 11:40
  到達不可能な解空間における効果的なSimulated Annealing法探索に関する研究
  ○中野太維・藤吉邦洋（東京農工大）

（11）/VLD  11:40 - 12:05
  モンテカルロ木探索のCAD問題への応用について
  ○松永裕介（九大）

（12）/SLDM 12:05 - 12:30
  SATソルバーを援用したカバレッジ駆動設計検証について
  ○浜口清治（島根大）

■システムレベル設計 （11：15～12：30）
- /RECONF  11:15 - 11:40
  A Study of HW/SW Co-design Framework based on the Virtualization Technology
  ○Qian Zhao・Motoki Amagasaki・Masahiro Iida・Morihiro Kuga・
  Toshinori Sueyoshi（Kumamoto Univ.）

- /RECONF  11:40 - 12:05
  プログラマブルSoCのためのシステム設計環境におけるリアルタイムシステムの構築手法
  ○畑山拓也・谷　祐輔・高瀬英希・高木一義・高木直史（京大）

（13）/VLD  12:05 - 12:30
  異種タスク集合に対するDVFSに関する一考察
  ○金子峰雄（北陸先端大）

■高位設計 （11：15～12：30）
- /CPSY  11:15 - 11:40
  アルゴリズム記述とCGRA実装を統合するC言語フレームワーク
  ○中島康彦（奈良先端大）

- /CPSY  11:40 - 12:05
  高位合成ツールVivado HLSとPyCoRAMを用いたFPGAアクセラレータの性能比較
  ○菊谷雄真（大阪府大高専）・Tran Thi Hong・高前田伸也・中島康彦（奈良先端大）

- /CPSY  12:05 - 12:30
  HEVCを用いたライトフィールドイメージ圧縮伸張の提案
  ○三谷剛正・Tran Thi Hong・高前田伸也・中島康彦（奈良先端大）

－－－　休憩　（ 75分 ）　－－－

■VLD招待講演 （13：45～15：25）
（14）/VLD  13:45 - 14:25
  ［招待講演］国際会議採択に向けて　～ 留学・プログラム委員の経験から ～
  ○原　祐子（東工大）

（15）/VLD  14:25 - 14:55
  ［招待講演］台北だより
  ○高島康裕（北九州市大）

（16）/VLD  14:55 - 15:25
  ［招待講演］テキサス大学におけるEDA研究の取り組み
  ○松縄哲明（東芝）

■通信 （13：45～15：25）
- /CPSY  13:45 - 14:10
  ThruChip Interfaceを用いた直線状ネットワークの予備評価
  ○野村明生・松谷宏紀・竹　康宏（慶大）・並木美太郎（東京農工大）・黒田忠広・天野英晴（慶大）

- /CPSY  14:10 - 14:35
  CSMA/CDバスとD-TDMAバスを併用したワイヤレス3次元バスアーキテクチャ
  ○松村　剛（慶大）・鯉渕道紘（NII）・天野英晴・松谷宏紀（慶大）

- /CPSY  14:35 - 15:00
  Performance Evaluation of K-best Viterbi Decoder for IoT Applications
  ○Thi Hong Tran（NAIST）・Dwi Rahma Ariyani・Lina Alfaridah ZH（Unand）・
  Shinya Takamaeda-Yamazaki・Yasuhiko Nakashima（NAIST）

- /RECONF  15:00 - 15:25
  FPGA間通信で発生する諸問題　～ PCIe Gen3通信における注意点 ～
  ○高山尋考・山口佳樹（筑波大）

■回路設計 （13：45～15：25）
- /ICD  13:45 - 14:10
  人物検知用赤外線アレイセンサ対応低消費電力AFE回路の設計
  ○上口翔大（立命館大）・熊本敏夫（阪産大）・白畑正芳・熊木武志・藤野　毅（立命館大）

- /ICD  14:10 - 14:35
  フラクショナル位相選択法によりジッタ特性を改善した高速起動完全デジタルCDR回路の設計
  ○峠　仁人・飯塚哲也（東大）・三浦　賢・村上芳道（ザイン）・名倉　徹・浅田邦博（東大）

- /ICD  14:35 - 15:00
  補間型TDCを用いたSingle Slope ADCの製造ばらつき耐性に関する考察
  ○堀田海平・大畠賢一（鹿児島大）

- /ICD  15:00 - 15:25
  適応調律型電源共振抑制フィルタのEMS評価
  ○谷口綱紀・三浦典之・永田　真（神戸大）

□ポスター表彰 （15：25～15：55）

■配置配線 （15：55～18：00）
（17）/SLDM 15:55 - 16:20
  ナンバーリンク問題に対する命題論理式のエンコーディング法に評価について
  ○松永裕介（九大）

（18）/VLD  16:20 - 16:45
   レイアウト面積最小化問題における高速化のためのSATへの定式化手法
  ○増子　駿・小平行秀（会津大）

（19）/VLD  16:45 - 17:10
  可変成形型電子ビーム露光装置のためのレイアウトのL型分割手法
  ○星　克也・藤吉邦洋（東京農工大）

（20）/VLD  17:10 - 17:35
  Self-Aligned Quadruple Patterningのための3次配線アルゴリズムを用いた効率的な配線生成手法
  ○井原岳志・高橋篤司（東工大）

（21）/VLD  17:35 - 18:00
  クロックスキューを利用したフロアプラン指向FPGA高位合成手法
  ○藤原晃一・川村一志・柳澤政生・戸川　望（早大）

■画像処理1 （15：55～18：00）
- /ICD  15:55 - 16:20
  物体追跡システムの低消費エネルギー化を目的とした動的フレームレート制御法
  ○井上優良・小野貴継・井上弘士（九大）

（22）/SLDM 16:20 - 16:45
  大腸内視鏡画像タイプ識別のためのSVM推定確率算出ハードウェア
  ○岡本拓巳・小出哲士・ホアン アィントゥワン・清水達也・杉幸樹・佐藤光・玉木徹・ビッサ
  ライチェフ・金田和文（広大）・吉田成人・三重野寛（JR西日本 広島鉄道病院）・田中信治（広大）

（23）/SLDM 16:45 - 17:10
  道路速度標識認識システムのRapid Prototyping Platform への実装
  ○佐藤光・ホアン アィントゥワン・小出哲士（広大）

（24）/VLD  17:10 - 17:35
  FPGAによるロボットヘッドのリアルタイム位置姿勢計測の実装
  ○松本雅裕・下ノ村和弘（立命館大）

- /RECONF  17:35 - 18:00
  Nested RNSを適用した電波望遠鏡用デジタル分光器用FFTについて
  ○中原啓貴（愛媛大）・笹尾　勤（明大）・中西裕之（鹿児島大）・岩井一正（NICT）

■低電力設計 （15：55～18：00）
（25）/VLD  15:55 - 16:20
  15nmプロセスにおける低電力な耐ソフトエラーラッチの設計
  ○田島咲季・史　又華・戸川　望・柳澤政生（早大）

（26）/VLD  16:20 - 16:45
  細粒度パワーゲーティングにおける仮想グランド線自動検知によるスリープ制御手法の評価
  ○工藤　優・宇佐美公良（芝浦工大）

- /CPSY  16:45 - 17:10
  SOTB MOSFETを用いた低電力マイクロコントローラの動的基板バイアス制御機構の実装と
  予備評価
  ○奥原　颯（慶大）・小出知明（電通大）・Johannes maximilian kuehn・Akram Ben Ahmed（慶大）・
  石橋孝一郎（電通大）・天野英晴（慶大）

- /ICD  17:10 - 17:35
  論理回路の極低電力動作を実現する基板バイアス発生回路
  ○小出知明・石橋孝一郎（電通大）・杉井信之（超低電圧デバイス技術研究組合）

- /ICD  17:35 - 18:00
  0.25μm CMOS 0.23V駆動リング発振制御型近距離無線送信器とバイオ燃料電池を用いた
  電力自立・使い捨て可能バイオセンサ集積回路
  ○新津葵一（名大/JST）・小林敦希（名大）・小川雄大・西澤松彦（東北大）・中里和郎（名大）

12月3日（木）

■セキュリティ2 （09：45～10：35）
（27）/VLD  09:45 - 10:10
  SVMを利用したネットリストの特徴に基づくハードウェアトロイ分類
  ○長谷川健人・大屋　優・柳澤政生・戸川　望（早大）

（28）/VLD  10:10 - 10:35
  ゲートレベルネットリストの脆弱性を表現する指標
  ○大屋　優・史　又華・柳澤政生・戸川　望（早大）

■画像処理2 （09：20～10：35）
- /RECONF  09:20 - 09:45
  ロバストな診断支援を実現するボトムアップ特徴量構築アーキテクチャ
  ○杉　幸樹・小出哲士・清水達也・岡本拓巳・Anh-Tuan Hoang・佐藤　光・玉木　徹・Bisser
  Raytchev・金田和文（広島大）・吉田成人・三重野　寛（広島鉄道病院）・田中信治（広島大）

- /RECONF  09:45 - 10:10
  リアルタイム消化管内視鏡診断支援に適した特徴量抽出アーキテクチャ
  ○清水達也・小出哲士・杉　幸樹・岡本拓巳・佐藤　光・ホアン アイン トゥワン・玉木　徹・Bisser
  Raytchev・金田和文（広島大）・吉田成人・三重野　寛（広島鉄道病院）・田中信治（広島大）

- /RECONF  10:10 - 10:35
  高位合成を用いた人検出画像処理のFPGA実装に関する一考察
  ○藤田　亮・大石将仁・林田与志樹・柴田裕一郎・小栗　清（長崎大）

■高位合成 （09：20～10：35）
（29）/DC  09:20 - 09:45
  ハンドシェイク遅延を考慮した4相2線式非同期システムの高位合成におけるスケジューリング
  アルゴリズム
  ○猪谷孝太・岩垣　剛・市原英行・井上智生（広島市大）

（30）/VLD  09:45 - 10:10
  高位合成における分散制御のデータフローグラフ境界を越えた拡張
  ○清水美帆・石浦菜岐佐（関西学院大）

（31）/VLD  10:10 - 10:35
  コンポーネント間隣接制約を考慮した耐ソフトエラーデータパス合成
  ○呉　政訓・金子峰雄（北陸先端大）

－－－　休憩　（ 15分 ）　－－－

■CPM招待講演 （10：50～12：30）
- /CPM  10:50 - 11:40
  ［招待講演］電源ノイズを低減させるビルドアップ基板構造の開発（仮）
  ○赤星知幸（富士通研）

- /CPM  11:40 - 12:30
  ［招待講演］新しい概念のメモリ・論理共役システムとその周辺（仮）
  ○大塚寛治（明星大）

■予測と測定 （10：50～12：30）
（32）/DC  10:50 - 11:15
  FPGAのオンチップ遅延測定における温度影響補正の検討
  ○喜納　猛・三宅庸資・佐藤康夫・梶原誠司（九工大）

（33）/DC  11:15 - 11:40
  LSI基板パッケージの3次元伝熱シミュレータの構築と評価
  ○渡邊聖剛・大村　崇・北川友貴・林　磊・孟　林・福井正博（立命館大）

（34）/VLD  11:40 - 12:05
  アナログバウンダリスキャンを用いた三次元積層後のTSV抵抗の精密計測法の実装について
  ○王　森レイ・香川敬祐（愛媛大）・亀山修一（富士通）・樋上喜信・高橋　寛（愛媛大）

（35）/VLD  12:05 - 12:30
  タイミングエラー予測回路によるデータ依存最適化回路設計とそのFPGA評価
  ○川村一志・柳澤政生・戸川　望（早大）

■プロセッサとメモリ1 （10：50～12：30）
- /CPSY  10:50 - 11:15
  DVFS下のL1 High Power/Low Powerキャッシュ切替による消費エネルギー削減
  ○齋藤　郁・小林良太郎（豊橋技科大）・嶋田　創（名大）

- /CPSY  11:15 - 11:40
  単一磁束量子回路を用いたマイクロプロセッサの論理設計
  ○石田浩貴・津秦伴紀（九大）・田中雅光（名大）・小野貴継・井上弘士（九大）

- /CPSY  11:40 - 12:05
  機械学習を用いたプロセッサ性能モデリングの精度解析
  ○田中義浩・小野貴継・井上弘士（九大）

- /CPSY  12:05 - 12:30
  Dependable Responsive Multithreaded Processor IIにおける低遅延リアルタイム実行
  ○羽鳥雄介・大沢幸平（慶大）・溝谷圭悟（任天堂）・千代浩之・山崎信之（慶大）

－－－　休憩　（ 75分 ）　－－－

■非同期回路 （13：45～15：00）
（36）/VLD  13:45 - 14:10
  QDIモデルに基づく非同期式VLSIの低電圧特性の評価
  ○田近龍平・黒川　敦・今井　雅（弘前大）

（37）/VLD  14:10 - 14:35
  非同期式回路を用いたピーク電流抑制型バンドパスフィルタの実装と評価
  ○石川達也・黒川　敦・今井　雅（弘前大）

（38）/SLDM 14:35 - 15:00
  束データ方式による非同期式回路に対する演算の移動度を利用した動的電力最適化手法の評価
  ○保坂隼也・齋藤寛（会津大）

（39）/SLDM 15:00 - 15:25　発表キャンセル
  サイクルタイム制約を考慮した束データ方式による非同期式プロセッサの設計と評価
  ○中島正光・齋藤寛（会津大）

■テストと高信頼化 （13：45～15：25）
（39）/DC  13:45 - 14:10
  必須割当てと多重目標テスト生成を用いたMバイNテスト圧縮法
  ○原　侑也・山崎紘史・細川利典（日大）・吉村正義（京都産大）

（40）/DC  14:10 - 14:35
  遅延故障BIST向けLFSR/MISRシード生成
  ○嶋津大地・大竹哲史（大分大）

（41）/DC  14:35 - 15:00
  FPGAテストのための耐ソフトエラーBIST
  ○上田大樹・嶋津大地・大竹哲史（大分大）

（42）/DC  15:00 - 15:25
  テスト容易でオンライン誤り検出可能な桁上げ選択加算器
  ○鬼頭信貴（中京大）

■プロセッサとメモリ2 （13：45～15：25）
（43）/VLD  13:45 - 14:10
  ARMアーキテクチャ向け命令サイクルの高速・高精度見積もり
  ○佐藤　剛・高田広章・本田晋也・松原　豊（名大）

（44）/VLD  14:10 - 14:35
  キャッシュヒット率の向上のための基本ブロックのアドレスオフセットの探索
  ○後藤潤哉・石浦菜岐佐（関西学院大）

（45）/VLD  14:35 - 15:00
  CCNルータのためのハッシュテーブルと平衡木の併用によりメモリアクセスを削減したFIBの構築
  ○島﨑健太（早大）・青木　孝・羽田野孝裕・大塚卓哉・宮崎昭彦（NTT）・
  津田俊隆・朴　容震・戸川　望（早大）

（46）/VLD  15:00 - 15:25
  回路面積を考慮した不揮発性メモリ書き込み削減符号生成手法
  ○多和田雅師・木村晋二・柳澤政生・戸川　望（早大）

※一般講演：発表 20 分 ＋ 質疑応答 5 分

----------------------------------------------
☆VLD研究会　今後の予定　[ ]内発表申込締切日
 ・2016年1月19日（火）～21日（木）　慶應義塾大学 日吉キャンパス　[11月2日（月）]　
  テーマ：FPGA応用および一般
 ・2016年2月29日（月）～2016年3月2日（水）　沖縄県青年会館　[1月8日（金）]　
  テーマ：システムオンシリコンを支える設計技術
 【問合先】 冨山宏之（立命館大学） E-mail: ht"at"fc.ritsumei.ac.jp Phone:  077-561-4928
 ◎VLD研究会ホームページもご覧下さい．

☆ICD研究会　今後の予定　[ ]内発表申込締切日
 ・12月17日（木）～18日（金）　京都工芸繊維大学　[10月26日（月）]　テーマ：学生・若手研究会
 ・2016年3月2日（水）～4日（金）　広島大学　[未定]　テーマ：マイクロ波集積回路／一般
 【問合先】 渡辺 理 （東芝） TEL 044-549-2285,FAX 044-520-1806 
       E-mail:osamu7.watanabe"at"toshiba.co.jp

☆CPSY研究会　今後の予定　[ ]内発表申込締切日
 ・12月17日（木）～18日（金）　京都工芸繊維大学　[10月26日（月）]　テーマ：学生・若手研究会
 ・2016年1月19日（火）～21日（木）　慶應義塾大学 日吉キャンパス　[11月2日（月）]　
  テーマ：FPGA応用および一般
 【問合先】 三吉 貴史（富士通研） TEL 044-754-2931, FAX 044-754-2672 
       E-mail: miyoshi.takashi"at"jp.fujitsu.com
 最新情報はCPSY研究会WEBページをご覧ください。

☆DC研究会　今後の予定　[ ]内発表申込締切日
 ・12月18日（金）　クリエート村上（村上市）　[10月12日（月）]　テーマ：安全性・一般
 ・2016年2月17日（水）　機械振興会館　[未定]　テーマ：VLSI設計とテスト
 【問合先】 吉村 正義 （京都産業大学コンピュータ理工学部） 
       E-mail:yoshimura.masayoshi"at"cc.kyoto-su.ac.jp
 ◎最新情報は，DC研究会ホームページを御覧下さい．

☆RECONF研究会　今後の予定　[ ]内発表申込締切日
 ・2016年1月19日（火）～21日（木）　慶應義塾大学 日吉キャンパス　[11月2日（月）]　
  テーマ：FPGA応用および一般
 【問合先】 広島市立大学大学院 情報科学研究科 弘中 哲夫 
      e-mail: hironaka"at"hiroshima-cu.ac.jp Tel: 082-830-1566  Fax: 082-830-1792

☆IPSJ-SLDM研究会　今後の予定　[ ]内発表申込締切日
 ・2016年1月19日（火）～21日（木）　慶應義塾大学 日吉キャンパス　[11月2日（月）]　
  テーマ：FPGA応用および一般
 【問合先】 高島 康裕（北九州市大） Email sldm2015"at"is.env.kitakyu-u.ac.jp 
 ◎SLDM研究会ホームページもご覧下さい．

**********************************************************************
デザインガイア2015  —VLSI設計の新しい大地—
2015年12月1日(火)～3日(木)
長崎県勤労福祉会館
**********************************************************************

●主催研究会/テーマ
  恒例となっております「デザインガイア」を標記日程，会場にて開催致します．7つの第1種研究会の共催・併催・連催の研究会ですが，以下の組み合わせでサブテーマを設定しております．奮って発表をお申し込み下さい．

●ポスタセッション
  デザインガイア2015では，引き続き以下の要領でポスタ発表を募集致します．奮ってご応募下さい．
  目的 ： 発表内容についてじっくり議論する場，
            および，研究者間の交流の場を提供する．
  日時 ： 12月2日(水) 午前(予定）
  申込方法 ： デザインガイア発表申込時に申請(ポスタ発表のみの申込は不可)．
  表彰 ： 優秀な発表を表彰します．

●全体講演/招待講演
  すべての研究会合同の全体講演，サブテーマごとの招待講演などを多数予定しております．

●発表申込
＊以下のURLよりお申し込みください。

・同じサブテーマを冠している研究会は，どの研究会を申し込み研究会としていただいても
  取り扱いは同じになります．
・発表日のご希望がある場合には備考欄にその旨をご記入下さい．
  ただし，プログラム編成の都合上，ご希望に沿えない場合もあります．

●発表申込期限：2015年9月13日(日) → 20日（日）23：59締切 延長しました！

●原稿提出期限：2015年10月26日(月) 23：59締切

●問合せ先
＊ご不明な点は以下のアドレス宛にメールでお問い合わせ下さい．
    vld-gaia15 [at] mail.ieice.org
＊各担当窓口
    VLD冨山宏之（立命館大学），福田大輔（富士通研），谷口一徹（立命館大学），
          峯岸孝行（三菱電機），

    CPSY安里彰（富士通），
    RECONF谷川一哉（広島市立大学），
    ICD橋本隆（パナソニック），岩崎裕江（NTT），
    CPM小舘淳一（NTT），
    DC大竹哲史（大分大学），宮村信（日本電気），
    SLDM高島康裕（北九州市立大学），大竹哲史（大分大学），佐々木通（三菱電機），
            武内良典（大阪大学），
    ローカルアレンジ 柴田裕一郎（長崎大学）