第163回SLDM研究発表会
第163回システムLSI設計技術研究発表会
「プログラム
★VLSI設計技術研究会（VLD）
専門委員長 池田 誠 （東大） 副委員長 澁谷 利行 （富士通研）
幹事 中武 繁寿 （北九州市大）， 峯岸 孝行 （三菱電機）
★ディペンダブルコンピューティング研究会（DC）
専門委員長 梶原 誠司 （九工大） 副委員長 金川 信康 （日立）
幹事 中村 友洋 （日立）， 土屋 達弘 （阪大）
★システムLSI設計技術研究会（IPSJ-SLDM）
主査 村岡 道明 （高知大）
幹事 岩田 直樹 （ソニー）， 島村 光太郎 （日立）， 杉原 真 （九大）
日 時 2013年11月27日（水）～ 29日（金）
会 場 鹿児島県文化センター（宝山ホール）
（〒892-0816 鹿児島市山下町 5-3．JR鹿児島中央駅から（所要10分）
電車：朝日通り下車，鹿児島空港から （所要60分） 空港バス：金生町下車．
http://www.houzanhall.com/access /index.html
鹿児島大学 中原 啓貴．099-223-4221）
議 題 デザインガイア2013 -VLSI設計の新しい大地-
連 催 電子情報通信学会VLD研究会，DC研究会
共 催 電子情報通信学会CPSY/ICD/CPM/RECONF研究会
11月27日（水）
■アルゴリズム （10：00～11：40）
（1） /VLD 10:00 - 10:25
A VLSI algorithm for computing correctly rounded hypotenuse
○Hiroyuki Yataka・Naofumi Takagi（Kyoto Univ.）
（2） /VLD 10:25 - 10:50
CUDAを用いた根付き木における高速距離計算手法
○坂本裕樹・高島康裕（北九州市大）
（3） /VLD 10:50 - 11:15
アナログ集積回路での近接共通重心配置に関する研究
○室辰健一郎・藤吉邦洋（東京農工大）
（4） /VLD 11:15 - 11:40
An Optimal Sample Preparation Algorithm for Digital Microfluidic Biochips
○Trung Anh Dinh・Shigeru Yamashita（Ritsumeikan University Univ.）・
Tsung-Yi Ho（National Cheng Kung Univ.）
■招待講演 （13：00～13：50）
（5） /共通 13:00 - 13:50
［招待講演］ミニマルファブ構想 ～真に自由なデバイスづくり
○原 史朗（産総研）
－－－ 休憩 （ 15分 ） －－－
■信頼性（１） （14：05～15：45）
（6） /VLD 14:05 - 14:30
PPCに基づく高歩留まり回路の発見的設計手法
○早苗駿一・原 祐子（奈良先端大）・山下 茂（立命館大）・中島康彦（奈良 先端大）
（7） /VLD 14:30 - 14:55
二重化よりも面積オーバーヘッドが少ない耐故障化手法
○松尾惇士・山下 茂（立命館大）
（8） /VLD 14:55 - 15:20
チェックポイント観測によるタイミングエラー予測手法
○五十嵐博昭・史 又華・柳澤政生・戸川 望（早大）
（9） /DC 15:20 - 15:45
耐マルチサイクル過渡故障を指向した高位合成におけるコントローラの設計について
○石森裕太郎・中祖達也・岩垣 剛・市原英行・井上智生（広島市大）
－－－－－－－－－－－－－－－－
■設計支援 （10：00～11：40）
（10）10:00 - 10:25
マルチコアプロセッサを用いた並列論理シミュレーション手法
○とう 文竹，竹内 勇矢，豊永 昌彦，村岡 道明（高知大学）
（11）10:25 - 10:50
FPGAを用いた論理シミュレーション手法
○松本 夏樹，村岡 道明（高知大）
（12）/VLD 10:50 - 11:15
SystemCとQEMUを用いたNoCのハードウエア/ソフトウエア・シミュレータ
○栗本陽介・福塚佑輔・谷口一徹・冨山宏之（立命館大）
（13）11:15 - 11:40
FPGAを対象とした束データ方式による非同期式回路の設計支援ツールセット
○滝澤 恵多郎，齋藤 寛（会津大）
■プログラマブルアーキテクチャ（１） （14：05～15：20）
（14）/VLD 14:05 - 14:30
ビアプログラマブルアーキテクチャVPEX3S ～ 動作速度を改善するための基本 論理素子の改良 ～
○大谷 拓・堀 遼平（立命館大）・吉川雅弥（名城大）・藤野 毅（立命館大）
（15）/VLD 14:30 - 14:55
ビアプログラマブルアーキテクチャVPEX4（１）
～ 配線混雑度改善と低消費電 力性能向上のための基本論理素子の改良 ～
○堀 遼平・大谷 拓・人見達郎・上口翔大（立命館大）・吉川雅弥（名城 大）・藤野 毅（立命館大）
（16）/VLD 14:55 - 15:20
ビアプログラマブルアーキテクチャVPEX4（2） ～ ベンチマーク回路を用いた性 能評価 ～
○上口翔大・堀 遼平・大谷 拓（立命館大）・吉川雅弥（名城大）・藤野 毅 （立命館大）
■3次元集積回路・実装技術 （14：00～16：50）
（17）/共通 14:00 - 14:40
［招待講演］TSVを用いた3次元積層向け回路技術の開発
○長田健一・古田 太・武田健一（日立）
（18）/共通 14:40 - 15:20
［招待講演］縦横方向結合共振を用いた三次元クロック分配技術
○竹 康宏・三浦典之・石黒仁揮・黒田忠広（慶大）
－－－ 休憩 （ 10分 ） －－－
(19) 15:30 - 16:10
［招待講演］3D/2.5D実装向けチップ間接続微細配線技術
○谷 元昭・中田義弘・神吉剛司・中村友二（富士通研）
(20) 16:10 - 16:50
［招待講演］チップ積層パッケージのためのチップ薄化技術
○田久真也・黒澤哲也（東芝）
11月28日（木）
■システム設計（１） （08：30～10：10）
（21）08:30 - 08:55
シングルコア向けのコードをNoCに実装するためのコード分割ツールの検討
○宮囿 悟，齋藤 寛（会津大）
（22）/VLD 08:55 - 09:20
割込み処理を考慮したシステムレベル設計手法
○安藤友樹・石田薫史・本田晋也・高田広章・枝廣正人（名大）
（23）/VLD 09:20 - 09:45
Function-Level Profiling for Embedded Software with QEMU
○Tran Van Dung・Ittetsu Taniguchi（Ritsumeikan Univ.）・Takuji Hieda（Kyushu Univ.）・
Hiroyuki Tomiyama（Ritsumeikan Univ.）
（24）/VLD 09:45 - 10:10
信頼性と時間オーバーヘッド間のトレードオフを考慮した面積制約にもとづく RDRアーキテクチャ向け
フォールトセキュア高位合成手法
○川村一志・柳澤政生・戸川 望（早大）
－－－ 休憩 （ 15分 ） －－－
■低消費電力技術 （10：25～12：05）
（25）/VLD 10:25 - 10:50
細粒度パワーゲーティングを実装したCPU”Geyser-3”の開発と温度に適応した電 源遮断制御
○宇佐美公良・工藤 優・松永健作・小坂 翼・鶴井敬大（芝浦工大）・王 蔚 涵・天野英晴（慶大）・
坂本龍一・並木美太郎（東京農工大）・近藤正 章（電 通大）・中村 宏（東大）
（26）/VLD 10:50 - 11:15
不揮発メモリを対象とした書き込み削減手法のエネルギー評価
○多和田雅師・木村晋二・柳澤政生・戸川 望（早大）
（27）/VLD 11:15 - 11:40
書込み電力最小カット部探索とそれを用いた不揮発論理回路の低電力化
○糸井優大・木村晋二（早大）
（28）11:40 - 12:05
サイクルタイム制約を考慮した低消費電力な束データ方式による非同期式AVRプ ロセッサの設計
○岩崎 翔太郎，齋藤 寛（会津大）
■信頼性（２） （13：20～15：00）
（29）/VLD 13:20 - 13:45
バルクとSOTBにおけるアンテナダメージによるリングオシレータの発振周波数ば らつきの評価
○岸田 亮・小林和淑・籔内美智太郎（京都工繊大）
（30）/DC 13:45 - 14:10
FPGAにおける複数の周波数特性を実現するためのリングオシレータ構成法の検討
○三宅庸資・門田正文・佐藤康夫・梶原誠司（九工大）
（31）/VLD 14:10 - 14:35 発表キャンセル
入力信号遷移時間を考慮した統計的静的遅延解析に関する研究
○福田雄太郎（中大）
（31）/DC 14:35 - 15:00
BASTにおけるテストデータ量削減のためのインバータブロック構成法
○田中まりか・山崎紘史（日大）・吉村正義（九大）・新井雅之・細川利典（日大）
－－－ 休憩 （ 15分 ） －－－
■ポスタセッション （15：15～16：45）
・ 15:15 - 16:45
ポスターセッション（担当幹事：SLDM）
－－－ 休憩 （ 15分 ） －－－
■基調講演 （17：00～18：00）
（32）/共通 17:00 - 18:00
［基調講演］世界初の宇宙帆船「IKAROS」が切り拓く宇宙大航海時代
○森 治（JAXA）
－－－－－－－－－－－－－－－－
■招待講演 （11：05～11：55）
（33）/共通 11:05 - 11:55
［招待講演］VLSIの信頼性を向上させる再構成可能アーキテクチャ
○尾上孝雄・橋本昌宜（阪大）・密山幸男（高知工科大）・Dawood Alnajjar・郡 浦宏明（阪大）
－－－－－－－－－－－－－－－－
■応用事例 （09：00～10：15）
（34）09:00 - 09:25
AndroidにおけるGPUを用いたリアルタイム視覚効果処理アプリケーションの実装
○程 明宇，北嶋 暁（大阪電気通信大学）
（35）09:25 - 09:50
蓄電池内部温度管理に基づく最適温度充電システム
○山本 祐介，北川 友貴，加藤 啓路，福井 正博（立命館大学）
（36）09:50 - 10:15
沼島直流マイクログリッドの電源管理モデル化と最適化評価の一考察
池田 岳穂，宮原 良輔，渡邉 亜美，福井 正博（立命館大学）
－－－ 休憩 （ 15分 ） －－－
■並列計算 （10：30～11：45）
（37） /VLD 10:30 - 10:55
並列インデックス生成器の合成アルゴリズムについて
○松永裕介（九大）
（38）/VLD 10:55 - 11:20
GPGPUを用いたVLSIチップ熱解析の一手法
○大村 崇・林 磊・孟 林・福井正博（立命館大）
（39）/VLD 11:20 - 11:45
List Scheduling Algorithms for Task Graphs with Data Parallelism
○Yang Liu・Ittetsu Taniguchi・Hiroyuki Tomiyama・Lin Meng（Ritsumeikan Univ.）
－－－－－－－－－－－－－－－－
11月29日（金）
■テスト （08：30～10：10）
（40）/DC 08:30 - 08:55
データマイニング手法によるバーンインテスト結果予測の検討
○野々山 聡・佐藤康夫・梶原誠司（九工大）・中村芳行（ルネサス エレクトロ ニクス）
（41）/DC 08:55 - 09:20
遅延故障BIST向けLFSRシード生成法
○本田太郎・大竹哲史（大分大）
（42）/DC 09:20 - 09:45
論理BISTにおけるスキャンイン電力制御回路のTEG評価について
○加藤隆明・喜納 猛・三宅庸資・佐藤康夫・梶原誠司（九工大）
（43）/DC 09:45 - 10:10
RTL情報を用いた高品質遷移故障テスト生成法
○中島寛之・大竹哲史（大分大）
－－－ 休憩 （ 15分 ） －－－
■高位合成 （10：25～12：05）
（44）/VLD 10:25 - 10:50
高位合成のループパイプライン化におけるフォワーディングユニット生成技術
○日下部真吾・外山知人・瀬戸謙修（東京都市大）
（45）10:50 - 11:15
高位合成における非一様依存性を持つ入れ子ループ向けのバッファ構成手法
○須田 瑛大，高瀬 英希，高木 一義，高木 直史（京大）
（46）/VLD 11:15 - 11:40
高位合成における制御回路の構成方法の定量的評価
○祖父江亮哉（立命館大）・原 祐子（奈良先端大）・谷口一徹・冨山宏之（立 命館大）
（47）/VLD 11:40 - 12:05
HDR-mcdを対象としたクロックエネルギー優位な高位合成と実験評価
○阿部晋矢・史 又華（早大）・宇佐美公良（芝浦工大/早大）・柳澤政生・戸川 望（早大）
■システムと設計技術 （13：20～15：00）
（48）/VLD 13:20 - 13:45
Scheduling of PDE setting and Timing Test for Post Silicon Skew Tuning
○Mineo Kaneko（JAIST）
（49）/VLD 13:45 - 14:10
A Tuning Method of Programmable Delay Element with an Ordered Finite Set of Delay Values
for Yield Improvement
○Hayato Mashiko・Yukihide Kohira（Univ. of Aizu）
（50）/VLD 14:10 - 14:35
共有型マルチFPGAシステムに向けた動的再配置手法と評価
○右近祐太・大塚卓哉・青木 孝・関原悠介・宮崎昭彦（NTT）
（51）/VLD 14:35 - 15:00
ストリーミング処理のためのプロセッサ構成に関する検討
○関原悠介・山崎晃嗣・宮崎昭彦（NTT）
－－－－－－－－－－－－－－－－
■招待講演 （09：00～09：50）
（52）/共通 09:00 - 09:50
［招待講演］いまシリコンバレーで旬なこと ～ ウエアラブル，モバイル，Big Data，エコシステム ～
○木村康則（米国富士通研）
一般講演：発表 20 分 ＋ 質疑応答 5 分
◆IEEE CAS 福岡チャプター共催
☆VLD研究会
【問合先】中武繁寿 （北九州市大）nakatake"at"kitkayu-u.ac.jp
◎VLD研究会ホームページもご覧下さい．http://www.ieice.org/~vld/
☆DC研究会今後の予定 [ ]内発表申込締切日
12月13日（金） 和倉温泉観光会館 [10月14日（月）] テーマ：安全性および一般
【問合先】吉村正義（九大）yosimura@ait.kyushu-u.ac.jp 井上浩明（NEC）h-inoue@ce.jp.nec.com
◎最新情報は，DC研究会ホームページを御覧下さい．http://www.ieice.org/iss/dc/jpn/index.html
☆IPSJ-SLDM研究会
【問合先】杉原 真 （九大 ）sugihara@slrc.kyushu-u.ac.jp
◎SLDM研究会ホームページもご覧下さい．http://www.sig-sldm.org/
専門委員長 池田 誠 （東大） 副委員長 澁谷 利行 （富士通研）
幹事 中武 繁寿 （北九州市大）， 峯岸 孝行 （三菱電機）
★ディペンダブルコンピューティング研究会（DC）
専門委員長 梶原 誠司 （九工大） 副委員長 金川 信康 （日立）
幹事 中村 友洋 （日立）， 土屋 達弘 （阪大）
★システムLSI設計技術研究会（IPSJ-SLDM）
主査 村岡 道明 （高知大）
幹事 岩田 直樹 （ソニー）， 島村 光太郎 （日立）， 杉原 真 （九大）
日 時 2013年11月27日（水）～ 29日（金）
会 場 鹿児島県文化センター（宝山ホール）
（〒892-0816 鹿児島市山下町 5-3．JR鹿児島中央駅から（所要10分）
電車：朝日通り下車，鹿児島空港から （所要60分） 空港バス：金生町下車．
http://www.houzanhall.com/access /index.html
鹿児島大学 中原 啓貴．099-223-4221）
議 題 デザインガイア2013 -VLSI設計の新しい大地-
連 催 電子情報通信学会VLD研究会，DC研究会
共 催 電子情報通信学会CPSY/ICD/CPM/RECONF研究会
11月27日（水）
■アルゴリズム （10：00～11：40）
（1） /VLD 10:00 - 10:25
A VLSI algorithm for computing correctly rounded hypotenuse
○Hiroyuki Yataka・Naofumi Takagi（Kyoto Univ.）
（2） /VLD 10:25 - 10:50
CUDAを用いた根付き木における高速距離計算手法
○坂本裕樹・高島康裕（北九州市大）
（3） /VLD 10:50 - 11:15
アナログ集積回路での近接共通重心配置に関する研究
○室辰健一郎・藤吉邦洋（東京農工大）
（4） /VLD 11:15 - 11:40
An Optimal Sample Preparation Algorithm for Digital Microfluidic Biochips
○Trung Anh Dinh・Shigeru Yamashita（Ritsumeikan University Univ.）・
Tsung-Yi Ho（National Cheng Kung Univ.）
■招待講演 （13：00～13：50）
（5） /共通 13:00 - 13:50
［招待講演］ミニマルファブ構想 ～真に自由なデバイスづくり
○原 史朗（産総研）
－－－ 休憩 （ 15分 ） －－－
■信頼性（１） （14：05～15：45）
（6） /VLD 14:05 - 14:30
PPCに基づく高歩留まり回路の発見的設計手法
○早苗駿一・原 祐子（奈良先端大）・山下 茂（立命館大）・中島康彦（奈良 先端大）
（7） /VLD 14:30 - 14:55
二重化よりも面積オーバーヘッドが少ない耐故障化手法
○松尾惇士・山下 茂（立命館大）
（8） /VLD 14:55 - 15:20
チェックポイント観測によるタイミングエラー予測手法
○五十嵐博昭・史 又華・柳澤政生・戸川 望（早大）
（9） /DC 15:20 - 15:45
耐マルチサイクル過渡故障を指向した高位合成におけるコントローラの設計について
○石森裕太郎・中祖達也・岩垣 剛・市原英行・井上智生（広島市大）
－－－－－－－－－－－－－－－－
■設計支援 （10：00～11：40）
（10）10:00 - 10:25
マルチコアプロセッサを用いた並列論理シミュレーション手法
○とう 文竹，竹内 勇矢，豊永 昌彦，村岡 道明（高知大学）
（11）10:25 - 10:50
FPGAを用いた論理シミュレーション手法
○松本 夏樹，村岡 道明（高知大）
（12）/VLD 10:50 - 11:15
SystemCとQEMUを用いたNoCのハードウエア/ソフトウエア・シミュレータ
○栗本陽介・福塚佑輔・谷口一徹・冨山宏之（立命館大）
（13）11:15 - 11:40
FPGAを対象とした束データ方式による非同期式回路の設計支援ツールセット
○滝澤 恵多郎，齋藤 寛（会津大）
■プログラマブルアーキテクチャ（１） （14：05～15：20）
（14）/VLD 14:05 - 14:30
ビアプログラマブルアーキテクチャVPEX3S ～ 動作速度を改善するための基本 論理素子の改良 ～
○大谷 拓・堀 遼平（立命館大）・吉川雅弥（名城大）・藤野 毅（立命館大）
（15）/VLD 14:30 - 14:55
ビアプログラマブルアーキテクチャVPEX4（１）
～ 配線混雑度改善と低消費電 力性能向上のための基本論理素子の改良 ～
○堀 遼平・大谷 拓・人見達郎・上口翔大（立命館大）・吉川雅弥（名城 大）・藤野 毅（立命館大）
（16）/VLD 14:55 - 15:20
ビアプログラマブルアーキテクチャVPEX4（2） ～ ベンチマーク回路を用いた性 能評価 ～
○上口翔大・堀 遼平・大谷 拓（立命館大）・吉川雅弥（名城大）・藤野 毅 （立命館大）
■3次元集積回路・実装技術 （14：00～16：50）
（17）/共通 14:00 - 14:40
［招待講演］TSVを用いた3次元積層向け回路技術の開発
○長田健一・古田 太・武田健一（日立）
（18）/共通 14:40 - 15:20
［招待講演］縦横方向結合共振を用いた三次元クロック分配技術
○竹 康宏・三浦典之・石黒仁揮・黒田忠広（慶大）
－－－ 休憩 （ 10分 ） －－－
(19) 15:30 - 16:10
［招待講演］3D/2.5D実装向けチップ間接続微細配線技術
○谷 元昭・中田義弘・神吉剛司・中村友二（富士通研）
(20) 16:10 - 16:50
［招待講演］チップ積層パッケージのためのチップ薄化技術
○田久真也・黒澤哲也（東芝）
11月28日（木）
■システム設計（１） （08：30～10：10）
（21）08:30 - 08:55
シングルコア向けのコードをNoCに実装するためのコード分割ツールの検討
○宮囿 悟，齋藤 寛（会津大）
（22）/VLD 08:55 - 09:20
割込み処理を考慮したシステムレベル設計手法
○安藤友樹・石田薫史・本田晋也・高田広章・枝廣正人（名大）
（23）/VLD 09:20 - 09:45
Function-Level Profiling for Embedded Software with QEMU
○Tran Van Dung・Ittetsu Taniguchi（Ritsumeikan Univ.）・Takuji Hieda（Kyushu Univ.）・
Hiroyuki Tomiyama（Ritsumeikan Univ.）
（24）/VLD 09:45 - 10:10
信頼性と時間オーバーヘッド間のトレードオフを考慮した面積制約にもとづく RDRアーキテクチャ向け
フォールトセキュア高位合成手法
○川村一志・柳澤政生・戸川 望（早大）
－－－ 休憩 （ 15分 ） －－－
■低消費電力技術 （10：25～12：05）
（25）/VLD 10:25 - 10:50
細粒度パワーゲーティングを実装したCPU”Geyser-3”の開発と温度に適応した電 源遮断制御
○宇佐美公良・工藤 優・松永健作・小坂 翼・鶴井敬大（芝浦工大）・王 蔚 涵・天野英晴（慶大）・
坂本龍一・並木美太郎（東京農工大）・近藤正 章（電 通大）・中村 宏（東大）
（26）/VLD 10:50 - 11:15
不揮発メモリを対象とした書き込み削減手法のエネルギー評価
○多和田雅師・木村晋二・柳澤政生・戸川 望（早大）
（27）/VLD 11:15 - 11:40
書込み電力最小カット部探索とそれを用いた不揮発論理回路の低電力化
○糸井優大・木村晋二（早大）
（28）11:40 - 12:05
サイクルタイム制約を考慮した低消費電力な束データ方式による非同期式AVRプ ロセッサの設計
○岩崎 翔太郎，齋藤 寛（会津大）
■信頼性（２） （13：20～15：00）
（29）/VLD 13:20 - 13:45
バルクとSOTBにおけるアンテナダメージによるリングオシレータの発振周波数ば らつきの評価
○岸田 亮・小林和淑・籔内美智太郎（京都工繊大）
（30）/DC 13:45 - 14:10
FPGAにおける複数の周波数特性を実現するためのリングオシレータ構成法の検討
○三宅庸資・門田正文・佐藤康夫・梶原誠司（九工大）
（31）/DC 14:35 - 15:00
BASTにおけるテストデータ量削減のためのインバータブロック構成法
○田中まりか・山崎紘史（日大）・吉村正義（九大）・新井雅之・細川利典（日大）
－－－ 休憩 （ 15分 ） －－－
■ポスタセッション （15：15～16：45）
・ 15:15 - 16:45
ポスターセッション（担当幹事：SLDM）
－－－ 休憩 （ 15分 ） －－－
■基調講演 （17：00～18：00）
（32）/共通 17:00 - 18:00
［基調講演］世界初の宇宙帆船「IKAROS」が切り拓く宇宙大航海時代
○森 治（JAXA）
－－－－－－－－－－－－－－－－
■招待講演 （11：05～11：55）
（33）/共通 11:05 - 11:55
［招待講演］VLSIの信頼性を向上させる再構成可能アーキテクチャ
○尾上孝雄・橋本昌宜（阪大）・密山幸男（高知工科大）・Dawood Alnajjar・郡 浦宏明（阪大）
－－－－－－－－－－－－－－－－
■応用事例 （09：00～10：15）
（34）09:00 - 09:25
AndroidにおけるGPUを用いたリアルタイム視覚効果処理アプリケーションの実装
○程 明宇，北嶋 暁（大阪電気通信大学）
（35）09:25 - 09:50
蓄電池内部温度管理に基づく最適温度充電システム
○山本 祐介，北川 友貴，加藤 啓路，福井 正博（立命館大学）
（36）09:50 - 10:15
沼島直流マイクログリッドの電源管理モデル化と最適化評価の一考察
池田 岳穂，宮原 良輔，渡邉 亜美，福井 正博（立命館大学）
－－－ 休憩 （ 15分 ） －－－
■並列計算 （10：30～11：45）
（37） /VLD 10:30 - 10:55
並列インデックス生成器の合成アルゴリズムについて
○松永裕介（九大）
（38）/VLD 10:55 - 11:20
GPGPUを用いたVLSIチップ熱解析の一手法
○大村 崇・林 磊・孟 林・福井正博（立命館大）
（39）/VLD 11:20 - 11:45
List Scheduling Algorithms for Task Graphs with Data Parallelism
○Yang Liu・Ittetsu Taniguchi・Hiroyuki Tomiyama・Lin Meng（Ritsumeikan Univ.）
－－－－－－－－－－－－－－－－
11月29日（金）
■テスト （08：30～10：10）
（40）/DC 08:30 - 08:55
データマイニング手法によるバーンインテスト結果予測の検討
○野々山 聡・佐藤康夫・梶原誠司（九工大）・中村芳行（ルネサス エレクトロ ニクス）
（41）/DC 08:55 - 09:20
遅延故障BIST向けLFSRシード生成法
○本田太郎・大竹哲史（大分大）
（42）/DC 09:20 - 09:45
論理BISTにおけるスキャンイン電力制御回路のTEG評価について
○加藤隆明・喜納 猛・三宅庸資・佐藤康夫・梶原誠司（九工大）
（43）/DC 09:45 - 10:10
RTL情報を用いた高品質遷移故障テスト生成法
○中島寛之・大竹哲史（大分大）
－－－ 休憩 （ 15分 ） －－－
■高位合成 （10：25～12：05）
（44）/VLD 10:25 - 10:50
高位合成のループパイプライン化におけるフォワーディングユニット生成技術
○日下部真吾・外山知人・瀬戸謙修（東京都市大）
（45）10:50 - 11:15
高位合成における非一様依存性を持つ入れ子ループ向けのバッファ構成手法
○須田 瑛大，高瀬 英希，高木 一義，高木 直史（京大）
（46）/VLD 11:15 - 11:40
高位合成における制御回路の構成方法の定量的評価
○祖父江亮哉（立命館大）・原 祐子（奈良先端大）・谷口一徹・冨山宏之（立 命館大）
（47）/VLD 11:40 - 12:05
HDR-mcdを対象としたクロックエネルギー優位な高位合成と実験評価
○阿部晋矢・史 又華（早大）・宇佐美公良（芝浦工大/早大）・柳澤政生・戸川 望（早大）
■システムと設計技術 （13：20～15：00）
（48）/VLD 13:20 - 13:45
Scheduling of PDE setting and Timing Test for Post Silicon Skew Tuning
○Mineo Kaneko（JAIST）
（49）/VLD 13:45 - 14:10
A Tuning Method of Programmable Delay Element with an Ordered Finite Set of Delay Values
for Yield Improvement
○Hayato Mashiko・Yukihide Kohira（Univ. of Aizu）
（50）/VLD 14:10 - 14:35
共有型マルチFPGAシステムに向けた動的再配置手法と評価
○右近祐太・大塚卓哉・青木 孝・関原悠介・宮崎昭彦（NTT）
（51）/VLD 14:35 - 15:00
ストリーミング処理のためのプロセッサ構成に関する検討
○関原悠介・山崎晃嗣・宮崎昭彦（NTT）
－－－－－－－－－－－－－－－－
■招待講演 （09：00～09：50）
（52）/共通 09:00 - 09:50
［招待講演］いまシリコンバレーで旬なこと ～ ウエアラブル，モバイル，Big Data，エコシステム ～
○木村康則（米国富士通研）
一般講演：発表 20 分 ＋ 質疑応答 5 分
◆IEEE CAS 福岡チャプター共催
☆VLD研究会
【問合先】中武繁寿 （北九州市大）nakatake"at"kitkayu-u.ac.jp
◎VLD研究会ホームページもご覧下さい．http://www.ieice.org/~vld/
☆DC研究会今後の予定 [ ]内発表申込締切日
12月13日（金） 和倉温泉観光会館 [10月14日（月）] テーマ：安全性および一般
【問合先】吉村正義（九大）yosimura@ait.kyushu-u.ac.jp 井上浩明（NEC）h-inoue@ce.jp.nec.com
◎最新情報は，DC研究会ホームページを御覧下さい．http://www.ieice.org/iss/dc/jpn/index.html
☆IPSJ-SLDM研究会
【問合先】杉原 真 （九大 ）sugihara@slrc.kyushu-u.ac.jp
◎SLDM研究会ホームページもご覧下さい．http://www.sig-sldm.org/
発表募集のご案内（募集は終了しました）
論文募集のご案内
デザインガイア2013 —VLSI設計の新しい大地—
デザインガイア2013 —VLSI設計の新しい大地—
【日 程】 2013年11月27日（水）～29日（金）
【会 場】 鹿児島県文化センター（宝山ホール）（〒892-0816 鹿児島市山下町5-3）
【連 催】 電子情報通信学会VLD研究会，DC研究会
【共 催】 電子情報通信学会CPSY/ICD/CPM/RECONF研究会
【発表申込締切】 2013年9月17日（火）23：59締切
●主催研究会/テーマ
恒例となっております「デザインガイア」を標記日程，会場にて開催致します．
7つの第1種研究会の共催・併催・連催の研究会ですが，以下の組み合わせでサブテーマを設定しております．
奮って発表をお申し込み下さい．
- IPSJ-SLDM研究会/VLD研究会/DC研究会
「VLSIの設計/検証/テストおよび一般」 - CPSY研究会
「コンピュータシステムの設計・検証技術および一般」 - RECONF研究会
「リコンフィギャラブルシステムにおける設計技術および一般」 - CPM研究会/ICD研究会
「高性能プロセッサ・システムLSIの実装設計および一般」
●ポスタセッション
デザインガイア2013では，引き続き以下の要領でポスタ発表を募集致します．奮ってご応募下さい．
目的：デザインガイアでの研究会発表内容についてじっくり議論する場，および研究者間で交流する場を提供する．
日時：11月28日（木） 午後（予定）
申込方法：デザインガイア発表申込時に申請（ポスタ発表のみの申込は不可）．
表彰：優秀な発表を表彰します．
●全体講演/招待講演
すべての研究会合同の全体講演を企画しております．今年は下記の全体講演を予定しております．
「小型ソーラー電力セイル実証機「IKAROS」（仮題）」 森治（JAXA）
これ以外にも，サブテーマごとに多数の招待講演を予定しております．
●発表申込
＊VLD/DC にて発表を希望される方
http://www.ieice.org/ken/program/index.php?tgid=IEICE-VLD&lang=jpn よりお申し込み下さい．
発表希望分野として VLDもしくはDCを選択下さい．
＊CPSY にて発表を希望される方
http://www.ieice.org/ken/program/index.php?tgid=IEICE-CPSY&lang=jpn よりお申し込み下さい．
＊RECONF にて発表を希望される方
http://www.ieice.org/ken/program/index.php?tgid=IEICE-RECONF&lang=jpn よりお申し込み下さい．
＊CPM/ICD にて発表を希望される方
http://www.ieice.org/ken/program/index.php?tgid=IEICE-CPM&lang=jpn よりお申し込み下さい．
発表希望分野として CPMもしくはICDを選択下さい．
＊SLDMにて発表を希望される方
※「研究会への連絡事項欄」に登壇者が学生か一般か [一般/学生] 入力して下さい．
https://ipsj1.i-product.biz/ipsjsig/SLDM/ よりお申し込み下さい．
・同じサブテーマを冠している研究会は，どの研究会を申し込み研究会としていただいても
取り扱いは同じになります．
・発表日のご希望がある場合には備考欄にその旨をご記入下さい．
ただし，プログラム編成の都合上，ご希望に沿えない場合もございますのでその際はご容赦下さい．
●最終原稿締切 ： 2013年10月23日（水）23：59締切（予定）
●原稿ページ数 ： 6ページ以内
●問合せ先
＊ご不明な点は以下のアドレス宛にメールでお問い合わせ下さい。
（[at]を@に置換してスペースを削除してください）
vld-gaia13 [at] mail.ieice.org
＊各研究会関係窓口
VLD 中武繁寿（北九市大），峯岸孝行（三菱電機），山本亮（三菱電機），宮澤武廣（三菱マイコン），
DC 吉村正義（九大），井上浩明（NEC），CPSY 安里彰（富士通），RECONF 谷川一哉（広島市大），
ICD 大内真一（産総研），CPM 小館淳一（NTT），IPSJ-SLDM 杉原真（九大）
デザインガイア2013では，引き続き以下の要領でポスタ発表を募集致します．奮ってご応募下さい．
目的：デザインガイアでの研究会発表内容についてじっくり議論する場，および研究者間で交流する場を提供する．
日時：11月28日（木） 午後（予定）
申込方法：デザインガイア発表申込時に申請（ポスタ発表のみの申込は不可）．
表彰：優秀な発表を表彰します．
●全体講演/招待講演
すべての研究会合同の全体講演を企画しております．今年は下記の全体講演を予定しております．
「小型ソーラー電力セイル実証機「IKAROS」（仮題）」 森治（JAXA）
これ以外にも，サブテーマごとに多数の招待講演を予定しております．
●発表申込
＊VLD/DC にて発表を希望される方
http://www.ieice.org/ken/program/index.php?tgid=IEICE-VLD&lang=jpn よりお申し込み下さい．
発表希望分野として VLDもしくはDCを選択下さい．
＊CPSY にて発表を希望される方
http://www.ieice.org/ken/program/index.php?tgid=IEICE-CPSY&lang=jpn よりお申し込み下さい．
＊RECONF にて発表を希望される方
http://www.ieice.org/ken/program/index.php?tgid=IEICE-RECONF&lang=jpn よりお申し込み下さい．
＊CPM/ICD にて発表を希望される方
http://www.ieice.org/ken/program/index.php?tgid=IEICE-CPM&lang=jpn よりお申し込み下さい．
発表希望分野として CPMもしくはICDを選択下さい．
＊SLDMにて発表を希望される方
※「研究会への連絡事項欄」に登壇者が学生か一般か [一般/学生] 入力して下さい．
https://ipsj1.i-product.biz/ipsjsig/SLDM/ よりお申し込み下さい．
・同じサブテーマを冠している研究会は，どの研究会を申し込み研究会としていただいても
取り扱いは同じになります．
・発表日のご希望がある場合には備考欄にその旨をご記入下さい．
ただし，プログラム編成の都合上，ご希望に沿えない場合もございますのでその際はご容赦下さい．
●最終原稿締切 ： 2013年10月23日（水）23：59締切（予定）
●原稿ページ数 ： 6ページ以内
●問合せ先
＊ご不明な点は以下のアドレス宛にメールでお問い合わせ下さい。
（[at]を@に置換してスペースを削除してください）
vld-gaia13 [at] mail.ieice.org
＊各研究会関係窓口
VLD 中武繁寿（北九市大），峯岸孝行（三菱電機），山本亮（三菱電機），宮澤武廣（三菱マイコン），
DC 吉村正義（九大），井上浩明（NEC），CPSY 安里彰（富士通），RECONF 谷川一哉（広島市大），
ICD 大内真一（産総研），CPM 小館淳一（NTT），IPSJ-SLDM 杉原真（九大）