第196回SLDM研究発表会（デザインガイア2021）
第196回システムとLSIの設計技術研究発表会（デザインガイア2021）
この度の新型コロナウイルス感染症の情勢を鑑み，本研究発表会は現地開催を中止し，EventInを使用してのオンライン開催となりました．
参加を希望される方は，以下「参加申込」をご参照の上，情報処理学会マイページから参加申込をお願いいたします（当日でも申込可能です） ．非会員の方もマイページを開設してお申し込みください．参加申込をしていただくと，オンラインミーティング情報や研究報告のダウンロード方法を記載したメールをお送りします．参加費無料の研究会登録会員/ジュニア会員も，URLの取得と参加者数の把握のため，マイページより参加申込をしてくださいますようお願いいたします．
参考資料：全国大会時のZoom利用の手引き
参加を希望される方は，以下「参加申込」をご参照の上，情報処理学会マイページから参加申込をお願いいたします（当日でも申込可能です） ．非会員の方もマイページを開設してお申し込みください．参加申込をしていただくと，オンラインミーティング情報や研究報告のダウンロード方法を記載したメールをお送りします．参加費無料の研究会登録会員/ジュニア会員も，URLの取得と参加者数の把握のため，マイページより参加申込をしてくださいますようお願いいたします．
参考資料：全国大会時のZoom利用の手引き
参加申込
日程：2021年12月1日(水)-2日(木) ※2日間のみの開催に変更となりました
会場：オンライン開催（EventIn）
会場：オンライン開催（EventIn）
議題：デザインガイア2021 -VLSI設計の新しい大地-
協賛：
IEEE CEDA All Japan Joint Chapter,
IEEE CASS Japan Joint Chapter,
IEEE SSCS Kansai Chapter
申込締切 ： 2021年12月2日（研究発表会当日までお申し込みいただけます）
※当日まで申込可能ですが、現在非会員の方などはマイページ開設にお時間がかかる場合もございますので、お早目にお申込みくださいますようお願いいたします。
参加費：
|
参加費（研究報告／税込）
|
|
|---|---|
| 参加種別 | 金額 |
| SLDM研究会登録会員／ジュニア会員 | 0円 |
| 情報処理学会名誉会員、正会員、賛助会員 | 2,000円 |
| 情報処理学会学生会員 | 500円 |
| 非会員(一般/学生) | 3,000円 |
申込方法 ：
| 以下アイコンのいずれかよりお申込みください。 ※非会員の方もマイページ開設が必要です。開設には費用はかかりません。    |
＊＊お申込みの際の注意事項＊＊
- 参加申込にてご提供頂いた個人情報は、情報処理学会プライバシーポリシーに則って適切に管理します。 なお、研究会幹事より直接ご連絡させていただく場合もございますのでご了承願います。 参考） 情報処理学会プライバシーポリシー
- 参加費のお支払いはマイページより12月9日（木）までにお願いいたします。請求書・見積書・納品書・領収書もマイページよりダウンロード可能です。 参考） マイページの利用方法：お支払い
- 参加申込後は申込キャンセルは出来ませんのでご注意ください。
研究報告について：
参加申込をしていただいた方にお送りするメールに、研究報告をダウンロードするためのID・パスワード等を記載しております。
研究会登録会員の方は 電子図書館(情報学広場) からもダウンロード可能です。
研究報告は開催初日の1週間前（＝公知日）に公開となります。
領収書について：
領収書は入金後にマイページよりダウンロード出来ます。領収書は1回しか発行できませんので、日付、宛名、但し書きをよく確認してから発行してください。クレジットカード決済の場合は即時発行が可能ですが、それ以外は入金済になるまで2～14営業日程かかります。
参考）マイページの利用方法：お支払い ／ マイページに関するよくある質問
照会先：
〒101-0062 東京都千代田区神田駿河台1-5 化学会館4F
一般社団法人 情報処理学会 調査研究 研究部門 E-mail：sig"at"ipsj.or.jp
プログラム
議題：デザインガイア2021 -VLSI設計の新しい大地-
12月1日(水)
□ オープニング（ホール）（09：00～09：10）
■【VLD】低電力回路技術およびソフトエラー対策（A会場）（09：20～11：00）
(1)/VLD 09:20 - 09:45
TCADを用いた回路とレイアウト構造によるフリップフロップのソフトエラー耐性の評価
○小谷萌香・中島隆一（京都工繊大）・井置一哉（ローム）・古田 潤・小林和淑（京都工繊大）
(2)/VLD 09:45 - 10:10
FVFを応用したPSRR帯域拡張回路を搭載した脳波計測ウェアラブルデバイス向け低消費LDO
○三井健司・兼本大輔・毎田 修・廣瀬哲也（阪大）
(3)/VLD 10:10 - 10:35
データアウェア・ストア機能を持つMTJベース不揮発性SRAM回路の提案と評価
○宮内陽里・宇佐美公良（芝浦工大）
(4)/VLD 10:35 - 11:00
不揮発性FFを用いたマルチコンテキストCGRA
○亀井愛佳・小島拓也・天野英晴（慶大）・横山大輝・宮内陽里・宇佐美公良（芝浦工大）・平賀啓三・鈴木健太（ソニーセミコンダクタソリューションズ）
■【RECONF】機械学習（B会場）（09：20～11：00）
(5)/RECONF 09:20 - 09:45
gMLPを用いた画像認識向けDNNアクセラレータのFPGA実装
○神宮司明良・中原啓貴（東工大）
(6)/RECONF 09:45 - 10:10
Sparsity-Gradient-Based Pruning and the Vitis-AI Implementation for Compacting Deep Learning Models
○Hengyi Li・Xuebin Yue・Lin Meng（Ritsumeikan Univ.）
(7)/RECONF 10:10 - 10:35
シストリックアレイによる多層パーセプトロンの学習アクセラレータについて
○妹尾豪士・神宮司明良・倉持亮佑・中原啓貴（東工大）
(8)/RECONF 10:35 - 11:00
数値表現positを用いたDNNアクセラレータReNAの基礎評価
○中原康宏・増田雄太・木山真人・尼崎太樹・飯田全広（熊本大）
■【DC】低消費電力及びモデル検証（A会場）（11：10～12：00）
(9)/DC 11:10 - 11:35
UPPAALを用いた連動結線のモデル検証の検討
○長谷川 匠・矢吹耕平・志村貴大（京三製作所）・水間 毅（東大）
(10)/DC 11:35 - 12:00
SRAMの動作電圧引き下げによるニューラルネットワークの低電力化
○高津啓佑・難波一輝（千葉大）
−−− 昼食（ 60分 ） −−−
■【SLDM】設計技術（B会場）（11：10～12：25）
(11) 11:10 - 11:35
ループ平坦化におけるループ回数の2のべき乗化による回路最適化
〇伊澤 昇平（東京都市大学），瀬戸 謙修（東京都市大学）
(12) 11:35 - 12:00
並列演算を効率化する組込みシステム向けデータ整形機構
〇間宮 暉之（慶應義塾大学），山﨑 信行（慶應義塾大学）
(13) 12:00 - 12:25
配置配線パズルのための逐次合体アルゴリズムとその展望
〇鈴木 修平（東京農工大学），蓮見 平八郎（東京農工大学），藤吉 邦洋（東京農工大学）
−−− 昼食（ 35分 ） −−−
■ 基調講演（ホール）（13：00～14：00）
(14) 13:00 - 14:00
[基調講演] サイバー空間とフィジカル空間の接点：集積システムのあるべきカタチ
〇三浦典之（大阪大学）
■【VLD】Stochastic Computingおよびバイオチップ（A会場）（14：20～16：00）
(15)/VLD 14:20 - 14:45
3線式SNを用いた演算手法
○川南翔貴・山下 茂（立命館大）
(16)/VLD 14:45 - 15:10
Stochastic Computingにおける加算の演算精度の向上手法
○市川克泰・山下 茂（立命館大）
(17)/VLD 15:10 - 15:35
Digital Microfluidic Biochipにおけるエラー同士の相殺を利用したエラー訂正手法
○和田有史・山下 茂（立命館大）
(18)/VLD 15:35 - 16:00
拡張ネットワークフローモデルの最適な階層数を求める手法
○石田 滉・山下 茂（立命館大）
−−− 休憩（ 60分 ） −−−
■【ICD】ハードウェアセキュリティ（B会場）（14：20～15：10）
(19)/ICD 14:20 - 14:45
デュアルモードSAR ADCを用いた電源ノイズ解析攻撃の検知手法の考案
○弘原海拓也・三木拓司・永田 真（神戸大）
(20)/ICD 14:45 - 15:10
オンチップモニタを用いたダイナミック電圧ドロップ診断
○門田和樹（神戸大）・レオニダス カタセラス（アリストトゥル大）・フェレンク フォーダー（IMEC）・アルキス ハッツォプーロス（アリストトゥル大）・永田 真（神戸大）・エリック ヤン マリニッセン（IMEC）
−−− 休憩（ 110分 ） −−−
■ ポスター発表・懇親会（17：00～19：00）
【RECONF】
(P-1) gMLPを用いた画像認識向けDNNアクセラレータのFPGA実装
○神宮司明良（東京工業大学）
(P-2) シストリックアレイによる多層パーセプトロンの学習アクセラレータについて
○妹尾豪士（東京工業大学）
【VLD】
(P-3) FVFを応用したPSRR帯域拡張回路を搭載した脳波計測ウェアラブルデバイス向け低消費LDO
○三井健司（大阪大学）
(P-4) 荷重と風による飛行速度の変化を考慮したドローン配送計画
○伊藤哲（立命館大学）
(P-5) RF回路の同時測定におけるウェハー面上ダイ特性ばらつきモデル化
○Riaz-ul-haque Mian（Shimane Univ.）
(P-6) TCADを用いた回路とレイアウト構造によるフリップフロップのソフトエラー耐性の評価
○小谷萌香（京都工繊大）
【ICD】
(P-7) FPGA上のRISC-Vベースの音声認識システム 発表キャンセル
○WU XIAOTING（電気通信大学）
(P-8) RISC-Vを用いた畳み込みニューラルネットワーク
○大城広輝（電気通信大学）
【SLDM】
(P-9) FPGA based accelerator for neural networks computation with flexible pipelining
○易慶陽（東京大学）
(P-10) Rocket-Chipへの三角関数演算命令の実装と評価
○中尾怜史（近畿大学）
12月2日(木)
■【VLD】VLSI設計技術とアルゴリズム（A会場）（09：20～11：00）
(21)/VLD 09:20 - 09:45
メムキャパシタを用いたスパイキングニューラルネットワークの開発 ～ シナプス強度とキャパシタンスの変換方式改善による認識精度のロス低減 ～
○澤田篤志・押尾怜穏・木村 睦・張 任遠・中島康彦（奈良先端大）
(22)/VLD 09:45 - 10:10
荷重と風による飛行速度の変化を考慮したドローン配送計画
○伊藤 哲・赤岩慧士・舟橋勇佑・西川広記・孔 祥博（立命館大）・谷口一徹（阪大）・冨山宏之（立命館大）
(23)/VLD 10:10 - 10:35
圧縮センシングを活用した心電図計測フレームワークの一設計法
○松村侑紀・兼本大輔・毎田 修・廣瀬哲也（阪大）
(24)/VLD 10:35 - 11:00
正確丸めを実現するFPGA向き指数関数計算法
○原口卓也・高木直史（京大）
■【RECONF】応用事例（B会場）（09：20～11：00）
(25)/RECONF 09:20 - 09:45
マルチFPGAシステム上への、動的な通信優先度変化を実現するハイブリッドルータの実装
○清水智貴・伊藤光平・飯塚健介・弘中和衛・天野英晴（慶大）
(26)/RECONF 09:45 - 10:10
幅優先探索専用アクセラレータHyGTAにおけるキャッシュメモリの検討
○原口雄士・谷川一哉（広島市大）・佐野健太郎（理研）・弘中哲夫（広島市大）
(27)/RECONF 10:10 - 10:35
FPGAを用いたフィットネスゲームにおけるリアルタイム運動データ記録支援システムの提案
○滝川 潤・成見 哲（電通大）
(28)/RECONF 10:35 - 11:00
デザインガイアにおける研究開発テーマの変遷 ～ テキストマイニングによる分析 ～
○岡部 忠（都立産技研センター）
■【SLDM】設計事例（A会場）（11：10～12：00）
(29) 11:10 - 11:35
FPGA based accelerator for neural networks computation with flexible pipelining
〇易 慶陽（東京大学），藤田 昌宏（東京大学），孫 鶴鳴（早稲田大学／科学技術振興機構(JST) さきがけ研究者）
(30) 11:35 - 12:00
Rocket-Chipへの三角関数演算命令の実装と評価
〇中尾 怜史（近畿大学），武内 良典（近畿大学）
−−− 昼食（ 60分 ） −−−
■【RECONF】高位合成設計（B会場）（11：10～12：00）
(31)/RECONF 11:10 - 11:35
FPGA向け乱数生成器の高位合成IP化設計と比較検討
○淺海悠人・泉 知論（立命館大）
(32)/RECONF 11:35 - 12:00
重力多体問題を例とした高位合成ツールの性能比較 ～ SDSoCとVitisの違いに関して ～
○村松耀生・成見 哲（電通大）
−−− 昼食（ 60分 ） −−−
■ 基調講演（ホール）（13：00～14：00）
(33) 13:00 - 14:00
[基調講演] 低レイテンシ映像AI技術とそのユースケース
〇馬場隆行（アイベックステクノロジー株式会社）
■【VLD】DFMおよびモデリング手法（A会場）（14：20～16：00）
(34)/VLD 14:20 - 14:45
Wafer-level Variation Modeling for Multi-site Testing of RF Circuits
○Riaz-ul-haque Mian（Shimane Univ.）・Michihiro Shintani（NAIST）
(35)/VLD 14:45 - 15:10
2層配線問題におけるチャネル配線手法の応用
○石神魁人・藤吉邦洋（東京農工大）
(36)/VLD 15:10 - 15:35
代表クリップ生成を考慮したレイアウトパターン分類問題における改良手法 ～ Changらの判定法の解析に基づいた手法の提案 ～
○桝谷智哉・石野修平・藤吉邦洋（東京農工大）
(37)/VLD 15:35 - 16:00
イジングマシンを用いたマスク最適化手法
○小平行秀・中山晴貴・野中尚貴（会津大）・松井知己・高橋篤司（東工大）・児玉親亮（キオクシア）
■【ICD】ハードウエアデザイン（B会場）（14：20～15：35）
(38)/ICD 14:20 - 14:45
RISC-Vを用いた畳み込みニューラルネットワーク
○大城広輝（電通大）
(39)/ICD 14:45 - 15:10
動作環境適応型パワーゲーティングスイッチ制御技術とその不揮発ロジックLSIへの応用
○鐘 方岑・夏井雅典・羽生貴弘（東北大）
(40)/ICD 15:10 - 15:35
A Sub uW and 14bit Resolution Temperature Sensor for IoT Using Thermistor-Defined TDC
○Nguyen Trong Hung・Koichiro Ishibashi（UEC）
(41)/ICD 15:35 - 16:00 発表キャンセル
RISC-V-based Speech Recognition System on FPGA
○Xiaoting Wu・Duran Ckristian・Cong-Kha Pham（UEC）
□ 表彰式・クロージング（ホール）（16：10～16：20）
※一般講演：発表20分＋質疑応答5分
12月1日(水)
□ オープニング（ホール）（09：00～09：10）
■【VLD】低電力回路技術およびソフトエラー対策（A会場）（09：20～11：00）
(1)/VLD 09:20 - 09:45
TCADを用いた回路とレイアウト構造によるフリップフロップのソフトエラー耐性の評価
○小谷萌香・中島隆一（京都工繊大）・井置一哉（ローム）・古田 潤・小林和淑（京都工繊大）
(2)/VLD 09:45 - 10:10
FVFを応用したPSRR帯域拡張回路を搭載した脳波計測ウェアラブルデバイス向け低消費LDO
○三井健司・兼本大輔・毎田 修・廣瀬哲也（阪大）
(3)/VLD 10:10 - 10:35
データアウェア・ストア機能を持つMTJベース不揮発性SRAM回路の提案と評価
○宮内陽里・宇佐美公良（芝浦工大）
(4)/VLD 10:35 - 11:00
不揮発性FFを用いたマルチコンテキストCGRA
○亀井愛佳・小島拓也・天野英晴（慶大）・横山大輝・宮内陽里・宇佐美公良（芝浦工大）・平賀啓三・鈴木健太（ソニーセミコンダクタソリューションズ）
■【RECONF】機械学習（B会場）（09：20～11：00）
(5)/RECONF 09:20 - 09:45
gMLPを用いた画像認識向けDNNアクセラレータのFPGA実装
○神宮司明良・中原啓貴（東工大）
(6)/RECONF 09:45 - 10:10
Sparsity-Gradient-Based Pruning and the Vitis-AI Implementation for Compacting Deep Learning Models
○Hengyi Li・Xuebin Yue・Lin Meng（Ritsumeikan Univ.）
(7)/RECONF 10:10 - 10:35
シストリックアレイによる多層パーセプトロンの学習アクセラレータについて
○妹尾豪士・神宮司明良・倉持亮佑・中原啓貴（東工大）
(8)/RECONF 10:35 - 11:00
数値表現positを用いたDNNアクセラレータReNAの基礎評価
○中原康宏・増田雄太・木山真人・尼崎太樹・飯田全広（熊本大）
■【DC】低消費電力及びモデル検証（A会場）（11：10～12：00）
(9)/DC 11:10 - 11:35
UPPAALを用いた連動結線のモデル検証の検討
○長谷川 匠・矢吹耕平・志村貴大（京三製作所）・水間 毅（東大）
(10)/DC 11:35 - 12:00
SRAMの動作電圧引き下げによるニューラルネットワークの低電力化
○高津啓佑・難波一輝（千葉大）
−−− 昼食（ 60分 ） −−−
■【SLDM】設計技術（B会場）（11：10～12：25）
(11) 11:10 - 11:35
ループ平坦化におけるループ回数の2のべき乗化による回路最適化
〇伊澤 昇平（東京都市大学），瀬戸 謙修（東京都市大学）
(12) 11:35 - 12:00
並列演算を効率化する組込みシステム向けデータ整形機構
〇間宮 暉之（慶應義塾大学），山﨑 信行（慶應義塾大学）
(13) 12:00 - 12:25
配置配線パズルのための逐次合体アルゴリズムとその展望
〇鈴木 修平（東京農工大学），蓮見 平八郎（東京農工大学），藤吉 邦洋（東京農工大学）
−−− 昼食（ 35分 ） −−−
■ 基調講演（ホール）（13：00～14：00）
(14) 13:00 - 14:00
[基調講演] サイバー空間とフィジカル空間の接点：集積システムのあるべきカタチ
〇三浦典之（大阪大学）
■【VLD】Stochastic Computingおよびバイオチップ（A会場）（14：20～16：00）
(15)/VLD 14:20 - 14:45
3線式SNを用いた演算手法
○川南翔貴・山下 茂（立命館大）
(16)/VLD 14:45 - 15:10
Stochastic Computingにおける加算の演算精度の向上手法
○市川克泰・山下 茂（立命館大）
(17)/VLD 15:10 - 15:35
Digital Microfluidic Biochipにおけるエラー同士の相殺を利用したエラー訂正手法
○和田有史・山下 茂（立命館大）
(18)/VLD 15:35 - 16:00
拡張ネットワークフローモデルの最適な階層数を求める手法
○石田 滉・山下 茂（立命館大）
−−− 休憩（ 60分 ） −−−
■【ICD】ハードウェアセキュリティ（B会場）（14：20～15：10）
(19)/ICD 14:20 - 14:45
デュアルモードSAR ADCを用いた電源ノイズ解析攻撃の検知手法の考案
○弘原海拓也・三木拓司・永田 真（神戸大）
(20)/ICD 14:45 - 15:10
オンチップモニタを用いたダイナミック電圧ドロップ診断
○門田和樹（神戸大）・レオニダス カタセラス（アリストトゥル大）・フェレンク フォーダー（IMEC）・アルキス ハッツォプーロス（アリストトゥル大）・永田 真（神戸大）・エリック ヤン マリニッセン（IMEC）
−−− 休憩（ 110分 ） −−−
■ ポスター発表・懇親会（17：00～19：00）
【RECONF】
(P-1) gMLPを用いた画像認識向けDNNアクセラレータのFPGA実装
○神宮司明良（東京工業大学）
(P-2) シストリックアレイによる多層パーセプトロンの学習アクセラレータについて
○妹尾豪士（東京工業大学）
【VLD】
(P-3) FVFを応用したPSRR帯域拡張回路を搭載した脳波計測ウェアラブルデバイス向け低消費LDO
○三井健司（大阪大学）
(P-4) 荷重と風による飛行速度の変化を考慮したドローン配送計画
○伊藤哲（立命館大学）
(P-5) RF回路の同時測定におけるウェハー面上ダイ特性ばらつきモデル化
○Riaz-ul-haque Mian（Shimane Univ.）
(P-6) TCADを用いた回路とレイアウト構造によるフリップフロップのソフトエラー耐性の評価
○小谷萌香（京都工繊大）
【ICD】
○WU XIAOTING（電気通信大学）
(P-8) RISC-Vを用いた畳み込みニューラルネットワーク
○大城広輝（電気通信大学）
【SLDM】
(P-9) FPGA based accelerator for neural networks computation with flexible pipelining
○易慶陽（東京大学）
(P-10) Rocket-Chipへの三角関数演算命令の実装と評価
○中尾怜史（近畿大学）
12月2日(木)
■【VLD】VLSI設計技術とアルゴリズム（A会場）（09：20～11：00）
(21)/VLD 09:20 - 09:45
メムキャパシタを用いたスパイキングニューラルネットワークの開発 ～ シナプス強度とキャパシタンスの変換方式改善による認識精度のロス低減 ～
○澤田篤志・押尾怜穏・木村 睦・張 任遠・中島康彦（奈良先端大）
(22)/VLD 09:45 - 10:10
荷重と風による飛行速度の変化を考慮したドローン配送計画
○伊藤 哲・赤岩慧士・舟橋勇佑・西川広記・孔 祥博（立命館大）・谷口一徹（阪大）・冨山宏之（立命館大）
(23)/VLD 10:10 - 10:35
圧縮センシングを活用した心電図計測フレームワークの一設計法
○松村侑紀・兼本大輔・毎田 修・廣瀬哲也（阪大）
(24)/VLD 10:35 - 11:00
正確丸めを実現するFPGA向き指数関数計算法
○原口卓也・高木直史（京大）
■【RECONF】応用事例（B会場）（09：20～11：00）
(25)/RECONF 09:20 - 09:45
マルチFPGAシステム上への、動的な通信優先度変化を実現するハイブリッドルータの実装
○清水智貴・伊藤光平・飯塚健介・弘中和衛・天野英晴（慶大）
(26)/RECONF 09:45 - 10:10
幅優先探索専用アクセラレータHyGTAにおけるキャッシュメモリの検討
○原口雄士・谷川一哉（広島市大）・佐野健太郎（理研）・弘中哲夫（広島市大）
(27)/RECONF 10:10 - 10:35
FPGAを用いたフィットネスゲームにおけるリアルタイム運動データ記録支援システムの提案
○滝川 潤・成見 哲（電通大）
(28)/RECONF 10:35 - 11:00
デザインガイアにおける研究開発テーマの変遷 ～ テキストマイニングによる分析 ～
○岡部 忠（都立産技研センター）
■【SLDM】設計事例（A会場）（11：10～12：00）
(29) 11:10 - 11:35
FPGA based accelerator for neural networks computation with flexible pipelining
〇易 慶陽（東京大学），藤田 昌宏（東京大学），孫 鶴鳴（早稲田大学／科学技術振興機構(JST) さきがけ研究者）
(30) 11:35 - 12:00
Rocket-Chipへの三角関数演算命令の実装と評価
〇中尾 怜史（近畿大学），武内 良典（近畿大学）
−−− 昼食（ 60分 ） −−−
■【RECONF】高位合成設計（B会場）（11：10～12：00）
(31)/RECONF 11:10 - 11:35
FPGA向け乱数生成器の高位合成IP化設計と比較検討
○淺海悠人・泉 知論（立命館大）
(32)/RECONF 11:35 - 12:00
重力多体問題を例とした高位合成ツールの性能比較 ～ SDSoCとVitisの違いに関して ～
○村松耀生・成見 哲（電通大）
−−− 昼食（ 60分 ） −−−
■ 基調講演（ホール）（13：00～14：00）
(33) 13:00 - 14:00
[基調講演] 低レイテンシ映像AI技術とそのユースケース
〇馬場隆行（アイベックステクノロジー株式会社）
■【VLD】DFMおよびモデリング手法（A会場）（14：20～16：00）
(34)/VLD 14:20 - 14:45
Wafer-level Variation Modeling for Multi-site Testing of RF Circuits
○Riaz-ul-haque Mian（Shimane Univ.）・Michihiro Shintani（NAIST）
(35)/VLD 14:45 - 15:10
2層配線問題におけるチャネル配線手法の応用
○石神魁人・藤吉邦洋（東京農工大）
(36)/VLD 15:10 - 15:35
代表クリップ生成を考慮したレイアウトパターン分類問題における改良手法 ～ Changらの判定法の解析に基づいた手法の提案 ～
○桝谷智哉・石野修平・藤吉邦洋（東京農工大）
(37)/VLD 15:35 - 16:00
イジングマシンを用いたマスク最適化手法
○小平行秀・中山晴貴・野中尚貴（会津大）・松井知己・高橋篤司（東工大）・児玉親亮（キオクシア）
■【ICD】ハードウエアデザイン（B会場）（14：20～15：35）
(38)/ICD 14:20 - 14:45
RISC-Vを用いた畳み込みニューラルネットワーク
○大城広輝（電通大）
(39)/ICD 14:45 - 15:10
動作環境適応型パワーゲーティングスイッチ制御技術とその不揮発ロジックLSIへの応用
○鐘 方岑・夏井雅典・羽生貴弘（東北大）
(40)/ICD 15:10 - 15:35
A Sub uW and 14bit Resolution Temperature Sensor for IoT Using Thermistor-Defined TDC
○Nguyen Trong Hung・Koichiro Ishibashi（UEC）
○Xiaoting Wu・Duran Ckristian・Cong-Kha Pham（UEC）
□ 表彰式・クロージング（ホール）（16：10～16：20）
※一般講演：発表20分＋質疑応答5分
発表募集のご案内（募集は終了しました）
原稿締切厳守 ！
- 原稿締切日の24時を過ぎるとシステムに投稿が出来なくなり、発表も取り消しとなりますのでご注意ください。
- 原稿締切までは何度でもご自身でアップロード可能です（締切後は、原稿の差替え（再アップロード）、発表の取り消しもできませんのでご注意ください）。
- フォントが正しく埋め込まれていないといったトラブルもありますので、早めに一度アップロードされることをお勧めします。
***********************************************************************
デザインガイア2021
—VLSI設計の新しい大地—
2021年12月1日(水)-3日(金)
Online 開催
***********************************************************************
デザインガイア2021
—VLSI設計の新しい大地—
2021年12月1日(水)-3日(金)
Online 開催
***********************************************************************
協賛：
IEEE CEDA All Japan Joint Chapter,
IEEE CASS Japan Joint Chapter,
IEEE SSCS Kansai Chapter
●主催研究会/テーマ
恒例となっております「デザインガイア」を標記日程，会場にて開催致します．今年のデザインガイアのテーマは「オンライン・リモートサービスを支えるVLSI設計技術」です．また，以下の組み合わせでサブテーマを設定しております．奮って発表をお申し込み下さい．
・IPSJ-SLDM研究会/VLD研究会/DC研究会
「VLSIの設計/検証/テストおよび一般」
・RECONF研究会
「リコンフィギャラブルシステムにおける設計技術および一般」
・ICD研究会
「アプリケーション・ドリブン・システム開発技術（AI実装/画像処理/アルゴリズム/アーキテクチャ）および一般」
●全体講演/招待講演
すべての研究会合同の全体講演，サブテーマごとの招待講演などを多数予定しております．
●発表申込
＊以下のURLよりお申し込みください。
・SLDMにて発表を希望される方
https://ipsj1.i-product.biz/ipsjsig/SLDM/
※SLDM研究会へお申込みの場合、「連絡事項欄」で以下の質問にお答えください。1,2については各種受賞資格の確認のためにのみ使用します。記載がない場合、審査対象から外れる場合があります。
1. 発表者の職種（学生 / 教員 / 企業 / その他）
2. 生年月日（ 年 月 日）
3. ポスター発表（希望する / 希望しない）
・VLD にて発表を希望される方
http://www.ieice.org/ken/program/index.php?tgid=IEICE-VLD
・DC にて発表を希望される方
http://www.ieice.org/ken/program/index.php?tgid=IEICE-DC
・RECONF にて発表を希望される方
http://www.ieice.org/ken/program/index.php?tgid=IEICE-RECONF
・ICD にて発表を希望される方
http://www.ieice.org/ken/program/index.php?tgid=IEICE-ICD
＊同じサブテーマを冠している研究会は，どの研究会にお申し込みいただいても取り扱いは同じになります．
＊プログラム編成の関係上，2日に短縮して開催する可能性があります．
●発表申込期限：2021年
●原稿提出期限：2021年10月28日（木）23：59 締切厳守
※23時59分を過ぎるとシステムに投稿できなくなります．
締切に遅れると発表キャンセルとなりますのでご注意ください．
また，フォントの埋め込みがされていないとアラートが出ます．
お早目にご投稿くださいますようお願い致します．
●問合せ先
＊ご不明な点は以下のアドレス宛にメールでお問い合わせ下さい．
vld-gaia21 [at] mail.ieice.org
＊各担当窓口
SLDM: 瀬戸謙修（東京都市大），川村一志（東工大）
VLD: 兼本大輔（阪大），宮村信(NEC）
RECONF: 佐野健太郎（理研），柴田裕一郎（長崎大）
ICD: 宮地幸祐（信州大），吉原義昭（キオクシア）
DC: 宮瀬紘平（九工大），白 旭（NEC）
ローカル: 西澤真一（福岡大）