第239回ARC・第197回SLDM合同研究発表会

第239回ARC・第197回SLDM合同研究発表会

この度の新型コロナウイルス感染症の情勢を鑑み,本研究発表会は現地開催を中止し,オンライン開催(Zoomを利用予定)となりました.

参加を希望される方は,以下「参加申込」をご参照の上,情報処理学会マイページから参加申込をお願いいたします(当日でも申込可能です) .非会員の方もマイページを開設してお申し込みください.参加申込をしていただくと,ZoomのミーティングURL情報や研究報告のダウンロード方法を記載したメールをお送りします.参加費無料の研究会登録会員/ジュニア会員も,URLの取得と参加者数の把握のため,マイページより参加申込をしてくださいますようお願いいたします.

参考資料:全国大会時のZoom利用の手引き

参加申込

日 程 2022年1月24日(月)~25日(火)
会 場
 オンライン(Zoomを利用)

議 題
 FPGA応用および一般

申込締切 : 2022年1月25日(研究発表会当日までお申し込みいただけます)
※当日まで申込可能ですが、現在非会員の方などはマイページ開設にお時間がかかる場合もございますので、お早目にお申込みくださいますようお願いいたします。

参加費
参加費(研究報告/税込)
参加種別 金額
ARC/SLDM研究会登録会員/ジュニア会員   0円
情報処理学会名誉会員、正会員、賛助会員 2,000円
情報処理学会学生会員  500円
非会員(一般) 3,000円
非会員(学生) 1,000円

申込方法 :
以下アイコンのいずれかよりお申込みください。

※非会員の方もマイページ開設が必要です。開設には費用はかかりません。
 非会員の方で既にマイページを開設済みの方は、そちらのIDでお申込み可能です。
※研究会登録会員の費用で参加される場合で、研究会にまだ登録されていない方は
 マイページより研究会登録をしてから研究発表会参加のお申込みを行ってください。
 参考:研究会に登録する

membernyukainonmember

**お申込みの際の注意事項**

  • 参加申込にてご提供頂いた個人情報は、情報処理学会プライバシーポリシーに則って適切に管理します。 なお、研究会幹事より直接ご連絡させていただく場合もございますのでご了承願います。 参考) 情報処理学会プライバシーポリシー
  • 参加費のお支払いはマイページより2月1日(火)までにお願いいたします。請求書・見積書・納品書・領収書もマイページよりダウンロード可能です。 参考) マイページの利用方法:お支払い
  • 参加申込後は申込キャンセルは出来ませんのでご注意ください。

懇親会について
オンライン懇親会も企画しておりますので是非ご参加ください。
参加方法については参加申込受信確認のメールに、記載しております。
(本研究会に参加登録いただいている皆様は無料でご参加いただけます)
オンライン懇親会:1月24日(月)18:00-20:00

研究報告について
参加申込受信確認のメールに、研究報告をダウンロードするためのID・パスワード等を記載しております。
研究会登録会員の方は 電子図書館(情報学広場) からもダウンロード可能です。
研究報告は開催初日の1週間前(=公知日)に公開となります。

領収書について
領収書は入金後にマイページよりダウンロード出来ます。
領収書は1回しか発行できませんので、日付、宛名、但し書きをよく確認してから発行してください。
クレジットカード決済の場合は即時発行が可能ですが、それ以外は入金済になるまで2~14営業日程かかります。
参考)マイページの利用方法:お支払いマイページに関するよくある質問

照会先
〒101-0062 東京都千代田区神田駿河台1-5 化学会館4F
一般社団法人 情報処理学会 調査研究 研究部門   E-mail:sig"at"ipsj.or.jp

プログラム

議題:FPGA 応用および一般

1月24日(月)

■回路設計 (09:30~11:10)  座長: 兼本大輔(阪大)
(1)/VLD 09:30 - 09:55
Stochastic Computing における相関を利用した演算を連続して行うための相関を制御する手法の検討
○チョウ キ・山下 茂(立命館大)

(2)/VLD 09:55 - 10:20
SD数を用いた法集合{2^k,2^n+1,2^n-1}の剰余数系逆変換回路の研究
○森井貴大・田中勇樹・魏 書剛(群馬大)

(3)/VLD 10:20 - 10:45
RTOS利用システムの汎用高位合成系を用いたフルハードウェア化
○安堂拓也・石井雄吾・石浦菜岐佐(関西学院大)・冨山宏之(立命館大)・神原弘之(京都高度技研)

(4)/VLD 10:45 - 11:10
RTOS利用システムのフルハードウェア化における通信機能の実装
○篠原由季乃・石浦菜岐佐(関西学院大)

−−− 休憩 ( 15分 ) −−−

■アニーリングマシン (11:25~12:15)  座長: 宮村信(NEC)
(5)/CPSY 11:25 - 11:50
マルチチップ動作によるスケーラブル全結合型アニーリングマシンの検討とFPGA実装
○山本 薫・河原尊之(東京理科大)

(6)/VLD 11:50 - 12:15
イジング計算機のための局所解脱出法とその応用
○白井達彦・戸川 望(早大)

−−− 昼休憩 ( 60分 ) −−−

■招待講演 (13:15~14:05)
(7)/RECONF 13:15 - 14:05
[招待講演]量子コンピュータ制御システムの研究・開発・製造・販売への挑戦
○三好健文(キュエル/イーツリーズ・ジャパン)

−−− 休憩 ( 20分 ) −−−

■アーキテクチャ (14:25~15:40)  座長: 坂本龍一(東工大)
(8)/CPSY 14:25 - 14:50
IMAX2を用いた高効率な疎行列-疎行列積の実装
○船井遼太朗・張 任遠・中島康彦(奈良先端大)

(9)/RECONF 14:50 - 15:15
仮想エンジンアーキテクチャにおけるRISC-V同時マルチスレッディング(SMT)コアの実現
○田中秀太朗・田中友章・長岡慶太・東 良輔(東京農工大)・関部 勉・高田周一(ArchiTek)・中條拓伯(東京農工大)

(10) 15:15 - 15:40
[ARC] マルチバンクL1Dのアクセス競合による性能劣化の低減の検討
○依田 勝洋、吉川 隆英(富士通株式会社)

−−− 休憩 ( 15分 ) −−−

■ニューラルネットワーク (15:55~17:35)
(11)/RECONF 15:55 - 16:20
蒸留とレイヤー枝刈りによるエッジデバイス推論処理の高速化について
○市川雄樹・神宮司明良・倉持亮佑・中原啓貴(東工大)

(12)/RECONF 16:20 - 16:45
最終層学習によるDPUの学習機能追加について
○高嶋優希・神宮司明良・中原啓貴(東工大)

(13)/RECONF 16:45 - 17:10
FPGAクラスタ向けCNN推論用アクセラレータの一検討
○境 琳太郎・中原康宏(熊本大/理研R-CCS)・佐野健太郎(理研R-CCS)・飯田全広(熊本大/理研R-CCS)

(14)/CPSY 17:10 - 17:35
Ternarizing Deep Spiking Neural Network
○Man Wu・Yirong Kan・Van_Tinh Nguyen・Renyuan Zhang・Yasuhiko Nakashima(NAIST)


1月25日(火)

■アプリケーション (09:30~11:10)
(15)/CPSY 09:30 - 09:55
GPUを用いた並列処理による物体間最小距離近似計算アルゴリズムの高速化
○福田真珠美・黒川恭一・松原 隆・岩井啓輔(防衛大)

(16)/CPSY 09:55 - 10:20
3次元Lidar SLAMにおける精度劣化を考慮した点群データ量削減
○小島瑠斗・杉浦圭祐・松谷宏紀(慶大)

(17)/RECONF 10:20 - 10:45
マイクロ波レーダを用いたウォークスルーセキュリティ検査システムにおけるイメージング処理のFPGA実装
○住谷達哉・小林悠記・有吉正行(NEC)

(18)/RECONF 10:45 - 11:10
FPGAを用いたリアルタイムステレオマッチングシステムの構築
○ウェイ カイジ(慶大)・久野祐輝(マレリ)・新井正敏(埼玉大)・天野英晴(慶大)

−−− 休憩 ( 15分 ) −−−

■ネットワーク (11:25~12:15)
(19)/CPSY 11:25 - 11:50
オンライン逐次学習によるパケットルーティングの軽量機械学習手法
○根本研司・古川雅輝・渡邉寛悠・松谷宏紀(慶大)

(20)/CPSY 11:50 - 12:15
低直径ネットワーク・トポロジのための適応型デッドロックフリー・ルーティング
○河野隆太(NII)・松谷宏紀(慶大)・鯉渕道紘(NII)・天野英晴(慶大)

−−− 昼休憩 ( 60分 ) −−−

■再構成回路 (13:15~14:30)
(21)/RECONF 13:15 - 13:40
少構成メモリ論理セルSLM向けテクノロジマッピングアルゴリズムの一検討
○木内泉美・中里優弥(熊本大)・趙 謙(九工大)・飯田全広(熊本大)

(22) 13:40 - 14:05
[SLDM] CNNの組み合わせ回路実装に向けた重み調整によるLUT数削減手法の検討
○根尾 優一郎(大阪大学)、橋本 昌宜(京都大学)

(23)/RECONF 14:05 - 14:30
HPC向けRIKEN CGRAのためのコンパイル環境整備と予備評価
○小島拓也(東大)・Carlos Cesar Cortes Torres・Boma Adhi・Yiyu Tan・佐野健太郎(理研)

−−− 休憩 ( 15分 ) −−−

■HPC (14:45~16:25)
(24)/RECONF 14:45 - 15:10
仮想回線交換網を利用したFPGAクラスタにおける集団通信性能評価
○上野知洋・佐野健太郎(理研)

(25)/RECONF 15:10 - 15:35
Initial Design and Evaluation of RIKEN CGRA: Data-Driven Architecture for Future HPC
○Boma Adhi・Carlos Cortes・Yiyu Tan(R-CCS)・Takuya Kojima(Tokyo Univ.)・Artur Podobas(KTH)・Kentaro Sano(R-CCS)

(26)/RECONF 15:35 - 16:00
再構成可能仮想アクセラレータ(ReVA)の実現に向けたキャッシュコヒーレントな相互接続規格の検討
○前田依莉子・照屋大地・中條拓伯(東京農工大)

(27)/RECONF 16:00 - 16:25
FPGA向け4倍精度浮動小数点演算器の設計と共役勾配法による評価
○柿根尚喜・窪田昌史・弘中哲夫(広島市大)

−−− 休憩 ( 15分 ) −−−

■コンパイラとセキュリティ (16:40~17:30)
(28)/VLD 16:40 - 17:05
ネイティブコード比較に基づくAndroid DEXコンパイラの最適化性能テスト
○吉田直生・石浦菜岐佐(関西学院大)

(29)/CPSY 17:05 - 17:30
検知困難なハードウェア・トロジャンによる不正パケット迂回攻撃
○四釜快弥(慶大)・鯉渕道紘(NII)・天野英晴(慶大)

※一般講演:発表 20 分 + 質疑応答 5 分

発表募集のご案内(募集は終了しました)


原稿締切厳守 !

  • 原稿締切日の24時を過ぎるとシステムに投稿が出来なくなり、発表も取り消しとなりますのでご注意ください。
  • 原稿締切までは何度でもご自身でアップロード可能です(締切後は、原稿の差替え(再アップロード)、発表の取り消しもできませんのでご注意ください)。
  • フォントが正しく埋め込まれていないといったトラブルもありますので、早めに一度アップロードされることをお勧めします。



================================================================
IEICE-CPSY/RECONF/VLD,IPSJ-ARC/SLDM 1月研究会 発表募集案内
================================================================

恒例となりました IEICE-CPSY/RECONF/VLD,IPSJ-ARC/SLDM 研究会による合同研究会を、本年度も開催致します。
残念ながら COVID-19 の影響により今回は **オンライン開催** となりましたが、皆様の積極的なご投稿とご参加を心よりお待ちしております。

【テーマ】「FPGA応用および一般」
【日 程】
2022年1月24日(月)~25日(火) (予備日:1月26日(水) ※申込多数の場合)
【会 場】
オンライン(Zoomを利用予定)

●発表申込
■申込期限:2021年11月15日(月) → 22日(月) 延長しました!

■申込方法

▼CPSYにて発表を希望される方は以下よりお申し込み下さい.
   http://www.ieice.org/ken/program/index.php?tgid=IEICE-CPSY

▼RECONFにて発表を希望される方は以下よりお申し込み下さい.
   http://www.ieice.org/ken/program/index.php?tgid=IEICE-RECONF

▼VLDにて発表を希望される方は以下よりお申し込み下さい.
   http://www.ieice.org/ken/program/index.php?tgid=IEICE-VLD

▼ARCにて発表を希望される方は以下URLの「発表申込」メニューよりお申込ください.
   https://ipsj1.i-product.biz/ipsjsig/ARC/
 ※ARC研究会へお申込みの場合、「連絡事項」欄で以下についてご回答ください.
  1. 生年月日( 年 月 日)
   若手賞などの受賞資格の確認のためにのみ使用します.
   記載がない場合,審査対象から外れる場合があります.
   ※ システム・アーキテクチャ研究会若手奨励賞 表彰規定
  2. 発表撮影可(可 / 否)
   研究会当日の発表(スライド等)の,静画・動画の撮影の可否.
   記載がない場合,撮影は原則不可とします.

▼SLDMにて発表を希望される方は以下URLの「発表申込」メニューよりお申込ください.
   https://ipsj1.i-product.biz/ipsjsig/SLDM/
 ※SLDM研究会へお申込みの場合、「連絡事項欄」で以下の質問にお答えください。
  各種受賞資格の確認のためにのみ使用します。
  記載がない場合、審査対象から外れる場合があります。
   1. 発表者の職種(学生(修士課程以下) / 学生(博士後期課程以上) / 教員 / 企業 / その他)
   2. 生年月日( 年 月 日) 

※やむを得ない事情により発表日のご希望がある場合には備考欄にその旨をご記入下さい。
 ただし、プログラム編成の都合上、ご希望に沿えない場合もございますので、その際は何卒ご容赦下さい。

●原稿提出期限 :
 論文締切日は研究会により異なります.
 ▼IEICE-CPSY/RECONF/VLD ⇒ 2021年12月中旬
▼IPSJ-ARC/SLDM ⇒ 2021年12月13日(月) 23:59締切厳守
 ※締切日の23時59分を過ぎるとシステムに投稿できなくなります.
  締切に遅れると発表キャンセルとなりますのでご注意ください.
  また,フォントの埋め込みがされていないとアラートが出ます.
  お早目にご投稿くださいますようお願い致します.

●原稿ページ数
  :
 ▼IEICE-CPSY/RECONF/VLD ⇒ 6 ページ以下
 ▼IPSJ-ARC/SLDM ⇒ 6-8 ページ推奨(ただし、制限を設けない)

●問合せ先 :  RECONF幹事 中原啓貴(nakahara.h.ad "@" ict.e.titech.ac.jp)

●共催・連催研究会 :
 ▼電子情報通信学会 コンピュータシステム研究会(CPSY)
 ▼電子情報通信学会 リコンフィギャラブルシステム研究会(RECONF)
 ▼電子情報通信学会 VLSI設計技術研究会(VLD)
 ▼情報処理学会 システム・アーキテクチャ研究会(ARC)
 ▼情報処理学会 システムとLSIの設計技術研究会(SLDM)