第231回ARC・第190回SLDM合同研究発表会

標記の研究発表会はペーパレスで行います（貸し出し用のUSBメモリもご用意しています）。

=================================================================
IEICE-CPSY/RECONF/VLD,IPSJ-ARC/SLDM  1月研究会  プログラム・参加案内
=================================================================

恒例となりましたIEICE-CPSY/RECONF/VLD,IPSJ-ARC/SLDM研究会による
合同研究会を、本年も慶應義塾大学日吉キャンパスにて開催致します。
皆様の積極的なご参加を心よりお待ちしております。

【テーマ】「FPGA応用および一般」
【日  程】 2020年 1月22日(木)～24日(金)
【会  場】 慶應義塾大学 日吉キャンパス 来往舎 大会議室
      https://www.keio.ac.jp/ja/maps/hiyoshi.html

協賛 ： IEEE CEDA All Japan Joint Chapter


1月22日(水)

■ RECONF-1: アプリケーション（11：00～12：15）
(1)/RECONF 11:00 - 11:25
CLAHEの低価格Zynqボードを用いた高位合成による実装
○本田紘規・ウェイ カイジ（慶大）・新井正敏（埼玉大）・天野英晴（慶大）

(2)/RECONF 11:25 - 11:50
ベクトルプロセッサからFPGAへのタスクオフロードに関する一考察
○土方康平（東北大）・上野知洋（理研）・江川隆輔・滝沢寛之（東北大）・佐野健太郎（理研）

(3)/RECONF 11:50 - 12:15
リアルタイム処理用DDR4 SDRAMコントローラ
○原村　颯・山﨑信行（慶大）

−−−　昼食　（ 75分 ）　−−−

■CPSY/ARC-1: 通信（13：30～15：10）
(4)/CPSY 13:30 - 13:55
Android OS向けMPI実行環境におけるNAT越え機能の検討
○新里将大・大津金光・横田隆史（宇都宮大）

(5)/CPSY 13:55 - 14:20
最小直径ネットワークトポロジのラック配置最適化
○河野隆太・松谷宏紀（慶大）・鯉渕道紘（NII）・天野英晴（慶大）

(6)/CPSY 14:20 - 14:45
ルーターのマルチFPGAシステムへの実装と性能評価
○清水智貴・飯塚健介・山内脩吾・弘中和衛・天野英晴（慶大）

(7)/CPSY 14:45 - 15:10
マルチFPGAにおける複数スイッチを使用した際の性能評価
○伊藤光平・飯塚健介・山内脩吾・弘中和衛（慶大）・胡　曜・鯉渕道紘（NII）・天野英晴（慶大）

−−−　休憩　（ 15分 ）　−−−

■VLD-1: テスト・暗号化（15：25～16：40）
(8)/VLD 15:25 - 15:50
等価ミュータント生成によるCコンパイラのテストバリエーションの増強
○前田紘輝・石浦菜岐佐（関西学院大）

(9)/VLD 15:50 - 16:15
データ生成プログラムを利用したデータ項目の型推定に基づく変異ベースファジング
○樋口瑛子・石浦菜岐佐・難波学之（関西学院大）

(10)/VLD 16:15 - 16:40
LUTを用いた論理難読化を併用した論理暗号化手法について
○松永裕介（九大）

−−−　休憩　（ 15分 ）　−−−

■RECONF-2: ニューラルネットワーク（16：55～18：10）
(11)/RECONF 16:55 - 17:20
ハードウェア実装に適した畳み込みニューラルネットワークのフィルタに関する比較
○秋元宏介・佐田悠生・佐藤真平・中原啓貴（東工大）

(12)/RECONF 17:20 - 17:45
アンサンブル学習を用いたスパースCNNのFPGA実装に関して
○倉持亮佑・佐田悠生・下田将之・佐藤真平・中原啓貴（東工大）

(13)/RECONF 17:45 - 18:10
畳み込みニューラルネットワークを用いた単眼深度推定のFPGA実装について
○佐田悠生・下田将之・佐藤真平・中原啓貴（東工大）


1月23日(木)

■CPSY/ARC-2: 機械学習（09：30～10：45）
(14)/CPSY 09:30 - 09:55
オンデバイス学習を用いた協調型モデル更新の高効率化
○伊藤　怜・塚田峰登・松谷宏紀（慶大）

(15)/CPSY 09:55 - 10:20
オンライン逐次学習アルゴリズムを用いた強化学習の軽量化
○渡邉寛悠・塚田峰登・松谷宏紀（慶大）

(16)/ARC 10:20 - 10:45
コーナー検出プログラムのニューラルネットワーク化による高速化と出力精度に関する検討
竹内 一登・谷本 輝夫・川上 哲志・井上 弘士（九大）

−−−　休憩　（ 15分 ）　−−−

■VLD-2: 回路設計技術（11：00～12：15）
(17)/VLD 11:00 - 11:25
依存グラフのスケジュール変換による畳み込み処理向けメモリアクセス最適化
○外處尭之・瀬戸謙修（東京都市大）

(18)/VLD 11:25 - 11:50
FreeRTOSを用いたシステムのフルハードウェア合成
○中野和香子・石浦菜岐佐（関西学院大）・冨山宏之（立命館大）・神原弘之（京都高度技研）

(19)/VLD 11:50 - 12:15
RISC-V機械語プログラムからのバイナリ合成
○浜名将輝・石浦菜岐佐（関西学院大）

−−−　昼食　（ 75分 ）　−−−

■RECONF-3: FPGAシステム（13：30～15：10）
(20)/RECONF 13:30 - 13:55
Linuxが動作するRISC-Vコンピュータシステムの設計とVerilog HDLによる実装
○三浦順也・宮崎広夢・吉瀬謙二（東工大）

(21)/RECONF 13:55 - 14:20
5段パイプラインのRISC-Vソフトプロセッサの設計と実装
○宮崎広夢・金森拓斗・Md Ashraful Islam・吉瀬謙二（東工大）

(22)/RECONF 14:20 - 14:45
コンポーネント指向開発手法に基づくFPGA開発の自動化ツールの提案
○新井健太（宇都宮大）・大川　猛（東海大）・大津金光・横田隆史（宇都宮大）

(23)/RECONF 14:45 - 15:10
簡易ディジタルスパイキングニューロンとそのFPGA実装に関する一考察
○米田友洋（NII）

−−−　休憩　（ 15分 ）　−−−

■CPSY/ARC-3: アクセラレーション（15：25～16：40）
(24)/CPSY 15:25 - 15:50
FPGAを用いたストリームデータ集約演算のウィンドウサイズ拡大
○大坂誠樹（電通大）・吉見真聡（TIS）・策力木格・吉永　努（電通大）

(25)/CPSY 15:50 - 16:15
動画認識フロントエンドを想定した特徴抽出専用ハードウェアの構想
○中島康彦（奈良先端大）

(26)/CPSY 16:15 - 16:40
2次元LiDAR SLAMアルゴリズムのFPGAによる高速化
○杉浦圭祐・松谷宏紀（慶大）

−−−　休憩　（ 15分 ）　−−−

■CPSY-招待講演（16：55～20：30）
(27)/CPSY 16:55 - 17:55
［招待講演］回路による計算の諸側面
○中野浩嗣（広島大）

−−−　休憩　（ 35分 ）　−−−

□懇親会 18:30 - 20:30


1月24日(金)

■RECONF-4: ネットワーク（09：30～10：45）
(28)/RECONF 09:30 - 09:55
RFSoCを使った信号処理システム開発の一考察
○庭瀬稜平（イーツリーズ・ジャパン）・根来　誠・河合優太（阪大）・三好健文（イーツリーズ・ジャパン）

(29)/RECONF 09:55 - 10:20
RFSoCを用いた電子スピン量子ビット実験
○河合優太・小出貴斗・今若寛己・宮西孝一郎（阪大）・庭瀬稜平・三好健文（イーツリーズ・ジャパン）・根来　誠（阪大）

(30)/RECONF 10:20 - 10:45
Qsysインターコネクトを用いたFPGAクラスタ向けネットワークの通信回路における仮想チャネル機能の実現
○深瀬尚久・古市晃久・三浦康之（湘南工科大）

−−−　休憩　（ 15分 ）　−−−

■CPSY/ARC-4: GPUとマイクロアーキテクチャ（11：00～12：15）
(31)/CPSY 11:00 - 11:25
ソフトウェアスイッチによるマルチGPU深層学習のパラメータ集約
○古川雅輝・井坪知也・松谷宏紀（慶大）

(32)/CPSY 11:25 - 11:50
CUDAを用いたハッシュ関数Keccakに対応するレインボーテーブル生成の高速化
○グェン ダット トゥオン・岩井啓輔・松原　隆・黒川恭一（防衛大）

(33)/CPSY 11:50 - 12:15
Reservation Stationにおける優先度付き資源管理
○中別府将太・山﨑信行（慶大）

−−−　昼食　（ 75分 ）　−−−

■VLD-3: 回路設計・最適化（13：30～15：10）
(34)/VLD 13:30 - 13:55
逆正弦の高基数CORDICアルゴリズムのFPGA上での実現
○松岡裕志・高木直史（京大）・高木一義（三重大）

(35)/VLD 13:55 - 14:20
多様な画像への応用に向けたストカスティック数を用いたエッジ検出手法
○篠崎直人・宇佐美公良（芝浦工大）

(36)/VLD 14:20 - 14:45
An Approach to Approximate Multiplier Optimization
○Xinpei Zhang・Amir Masoud Gharehbaghi・Masahiro Fujita（Univ. Tokyo）

(37)/VLD 14:45 - 15:10
Partial synthesis method based on Column-wise verification for integer multipliers
○Jian Gu・Amir Masoud Gharehbaghi・Masahiro Fujita（UTokyo）

−−−　休憩　（ 15分 ）　−−−

■RECONF-5: 再構成回路（15：25～17：05）
(38)/RECONF 15:25 - 15:50
シフトレジスタによるSRAM型とフラッシュメモリ型FPGAのソフトエラー耐性の比較
○河野雄哉・附田悠人・古田　潤・小林和淑（京都工繊大）

(39)/RECONF 15:50 - 16:15
光再構成型ゲートアレイのマルチコンテキストスクラビングの耐放射線試験
○髙木雄介・渡邊　実（静岡大）

(40)/RECONF 16:15 - 16:40
耐放射線光再構成型ゲートアレイのイメージセンサ応用
○喜夛本凌平・渡邊　実（静岡大）

(41)/RECONF 16:40 - 17:05
3Dフラッシュメモリの製造技術を用いた積層型論理回路設計法
○鈴木章矢・渡辺重佳（湘南工科大）

※講演時間： 一般講演  発表20分 ＋ 質疑応答5分
 

★★★★★★★★★★★★★★★　原稿締切厳守 ！　★★★★★★★★★★★★★★★★
・原稿締切日の24時を過ぎるとシステムに投稿が出来なくなり、
  発表も取り消しとなりますのでご注意ください。
・原稿締切までは何度でもご自身でアップロード可能です。
  （締切後は、原稿の差替え（再アップロード）、発表の取り消しもできませんのでご注意ください。）
・フォントが正しく埋め込まれていないといったトラブルもありますので、
  早めに一度アップロードされることをお勧めします。
★★★★★★★★★★★★★★★★★★★★★★★★★★★★★★★★★★★★★★★★

================================================================
IEICE-CPSY/RECONF/VLD,IPSJ-ARC/SLDM　1月研究会　発表募集案内
================================================================

恒例となりましたIEICE-CPSY/RECONF/VLD,IPSJ-ARC/SLDM研究会による
合同研究会を、本年も慶應義塾大学日吉キャンパスにて開催致します。
皆様の積極的なご投稿・ご参加を心よりお待ちしております。

【テーマ】 「FPGA応用および一般」
【日　程】 2020年 1月23日(木)～24日(金) (1月22日(水)は予備日)
【会　場】 慶應義塾大学 日吉キャンパス 来往舎
      https://www.keio.ac.jp/ja/maps/hiyoshi.html

●発表申込
 ■申込期限：2019年11月8日（金） → 12日（火）23：59 延長しました！

 ■申込方法
＊CPSYにて発表を希望される方は以下よりお申し込み下さい．
   http://www.ieice.org/ken/program/index.php?tgid=IEICE-CPSY

＊RECONFにて発表を希望される方は以下よりお申し込み下さい．
   http://www.ieice.org/ken/program/index.php?tgid=IEICE-RECONF

＊VLDにて発表を希望される方は以下よりお申し込み下さい．
   http://www.ieice.org/ken/program/index.php?tgid=IEICE-VLD

＊ARCにて発表を希望される方は以下URLの「発表申込」メニューよりお申込ください．
   https://ipsj1.i-product.biz/ipsjsig/ARC/
 ※ARC研究会へお申込みの場合、「連絡事項」欄で以下についてご回答ください．
  1. 生年月日（ 年 月 日）
   若手賞などの受賞資格の確認のためにのみ使用します．
   記載がない場合，審査対象から外れる場合があります．
   ※ システム・アーキテクチャ研究会若手奨励賞 表彰規定
  2. 発表撮影可（可 / 否）
   研究会当日の発表（スライド等）の，静画・動画の撮影の可否．
   記載がない場合，撮影は原則不可とします．

＊SLDMにて発表を希望される方は以下URLの「発表申込」メニューよりお申込ください．
   https://ipsj1.i-product.biz/ipsjsig/SLDM/
 ※SLDM研究会へお申込みの場合、「連絡事項欄」で以下の質問にお答えください。
  各種受賞資格の確認のためにのみ使用します。
  記載がない場合、審査対象から外れる場合があります。
   1. 発表者の職種（学生 / 教員 / 企業 / その他）
   2. 生年月日（　年　月　日） 

※やむを得ない事情により発表日のご希望がある場合には備考欄にその旨をご記入下さい。
 ただし、プログラム編成の都合上、ご希望に沿えない場合もございますので、その際は
 何卒ご容赦下さい。

●原稿提出期限　：　2019年12月15日（日） 23：59締切厳守
         ※締切日の23時59分を過ぎるとシステムに投稿できなくなります．
          締切に遅れると発表キャンセルとなりますのでご注意ください．
          また，フォントの埋め込みがされていないとアラートが出ます．
          お早目にご投稿くださいますようお願い致します．

●原稿ページ数　 ：　推奨ページ数：6～8ページ
          （ただし，ページ超過／ページ不足に制限を設けない）

●問合せ先   ：  VLD幹事 小平 行秀 (kohira "＠" u-aizu.ac.jp)

●共催・連催研究会
▼電子情報通信学会 コンピュータシステム研究会（CPSY）
  専門委員長 入江 英嗣（東大）
  副委員長  鯉渕 道紘（NII）、 中島 耕太（富士通研）
  幹事      津邑 公暁 （名工大）、 高前田 伸也（北大）
  幹事補佐  有間 英志（東大）、 小川 周吾（日立）

▼電子情報通信学会 リコンフィギャラブルシステム研究会（RECONF）
  専門委員長 柴田 裕一郎（長崎大）
  副委員長  佐野 健太郎（理研）、 山口 佳樹（筑波大）
  幹事      谷川 一哉（広島市大）、 三好 健文（イーツリーズ・ジャパン）
  幹事補佐  小林 悠記（NEC）、 中原 啓貴（東工大）

▼電子情報通信学会 VLSI設計技術研究会（VLD）
  専門委員長  戸川 望（早大）
  副委員長   福田 大輔（富士通研）
  幹事       小平 行秀（会津大）、 桜井 祐市（日立）
  幹事補佐   池田 一樹（日立）

▼情報処理学会 システム・アーキテクチャ研究会（ARC）
  主査   井上 弘士（九大）
  幹事   近藤 正章（東大）、塩谷 亮太（東大）、田中 美帆（富士通研）、長谷川揚平（東芝メモリ）

▼情報処理学会 システムとLSIの設計技術研究会（SLDM）
  主査   田宮 豊（富士通研）
  幹事   土谷 亮（滋賀県大）、岩崎 裕江（NTT）、佐々木 通（三菱電機）