第225回ARC研究発表会

第225回システム・アーキテクチャ研究発表会(デザインガイア2018)

標記の研究発表会はペーパレスで行います(貸し出し用のUSBメモリもご用意しています)。
  • 研究会に登録されている方
    研究報告は開催初日の1週間前(=公知日)に電子図書館で公開します。

  • 研究会に登録されていない方
    当日受付で資料閲覧用のアカウント情報(URL,ID,PW)をお渡しいたします。
    尚、研究会にご登録いただくことで当研究会のバックナンバーも含めて全て電子図書館でご購読いただけます。登録に関しては 研究会に登録する」のページをご参照ください。

プログラム

日 時  2018年12月 5日(水) 09:30~17:30
    2018年12月 6日(木) 09:00~20:30
    2018年12月 7日(金) 09:00~16:55

会 場  サテライトキャンパスひろしま(〒730-0051 広島市中区大手町1丁目5-3.
    広島バスセンターから徒歩3分または路面電車「本通り」下車徒歩5分.
    http://www.pu-hiroshima.ac.jp/site/satellite/

議 題  デザインガイア2018 -VLSI設計の新しい大地-
共 催  IEEE SSCS Japan Chapter;IEEE SSCS Kansai Chapter


12月5日(水)

■システム応用 (09:30~10:45)

・ /VLD 09:30 - 09:55
  NLoCの自動設計手法と最適な構造の提案
  ○梅田悠人・山下 茂(立命館大)

・ /VLD 09:55 - 10:20
  動的計画法に基づくドローンの低消費エネルギー配送計画
  ○舟橋勇佑・柴田敦也・根來俊輔(立命館大)・谷口一徹(阪大)・冨山宏之(立命館大)

・ /VLD 10:20 - 10:45
  機械学習による内視鏡動画像リアルタイム診断支援システムのプロトタイピング
  ○岡本拓巳・小田川真之・竹林光治郎・長野幹央・小出哲士・玉木 徹・
  Bisser Raytchev・金田和文(広島大)・吉田成人・三重野 寛(JR広島病院)・田中信治(広島大)・
  菅原崇之・戸石浩司・辻 雅之・丹場展雄(日本ケイデンス・デザイン・システムズ)

■FPGAを対象とした高位合成 (09:55~10:45)
・ /RECONF 09:55 - 10:20
  高位合成によるラジオシティ法のソフトウェア/ハードウェア協調FPGAシステム開発
  ○田村昂太郎・成見 哲(電通大)

・ /RECONF 10:20 - 10:45
  Intel OpenCLを用いた3状態YOLOv2のFPGA実装について
  ○佐田悠生・佐藤真平・中原啓貴(東工大)

■回路設計・設計技術 (09:55~10:45)
・ /SLDM 09:55 - 10:20
  チャージポンプによる動的基板バイアス制御を用いた低電圧動作SRAMの検討
  ○中鉢洸太・西澤真一・伊藤和人(埼玉大)

・ /SLDM 10:20 - 10:45
  セル内配線トラック数に応じた配線層の自動選択機能を備えたセルレイアウトジェネレータ
  ○西澤真一・伊藤和人(埼玉大)

−−− 休憩 ( 15分 ) −−−

■VLD基調講演1 (11:00~12:00)
 (1)[基調講演]ポストCMOS回路技術が拓くAIハードウェアの挑戦
  ○羽生貴弘(東北大)

−−− 昼食 ( 60分 ) −−−

■RECONF基調講演 (13:00~14:00)
(2)[基調講演]低ビット化と枝刈りを同時に行う3状態CNNの設計ツールGUINNESS DREIについて
  ○中原啓貴(東工大)

−−− 休憩 ( 15分 ) −−−

■配線技術 (14:15~15:30)
・ /VLD 14:15 - 14:40
  グラフ畳み込みネットワークを用いたネットリスト機能推定の検討
  ○小山大輝・尼崎太樹・飯田全広(熊本大)・安田紘晃・伊藤寛人(三菱電機エンジニアリング)

・ /VLD 14:40 - 15:05
  側壁ダブルパターニングを前提とした2層配線のための改良手法
  ○田村昇也・藤吉邦洋(東京農工大)

・ /VLD 15:05 - 15:30
  水平方向チップ間ワイヤレスバスを用いた形状自在SiPの検討
  ○門本淳一郎・入江英嗣・坂井修一(東大)

−−− 休憩 ( 15分 ) −−−

■ポスターセッション (15:45~17:30)
1 後藤正英 画素単位の3次元集積化技術を用いたリニア広ダイナミックレンジ出力QVGAイメージセンサ
2 茅島秀人 誘導結合ThruChip Interfaceの検証方式の実チップ実装
3 岩本淳 ユニット内フィードバックによるリニアアレイの多重ループ対応手法
4 Tati Erlina An Efficient Multiplier Employing Time-Encoded Stochastic Computing Circuit
5 石坂守 重み推定によるメモリスタニューラルネットワークの信頼性向上
6 平井智士 TDC組込み型バウンダリスキャンにおける遅延付加部の分割による検査時間の削減
7 谷口公貴 自動生成パターンの微小遅延故障検査用回路への適用性検討
8 湯浅将 スキャンパス合成に利用可能なセグメントのレジスタ転送レベル探索
9 松井千尋 SCM/NANDフラッシュハイブリッドストレージにおけるアプリケーション特性に応じたSCM容量の自律最適化手法
10 香原翔太 平坦な周波数特性を有するミリ波帯CMOS増幅回路の設計法
11 中野洋希 FPGAとマイコンを用いたリングオシレータの超長期経年劣化の実測評価
12 竹川響弥 帰還回路を用いた低雑音ミリ波帯CMOS増幅器の設計法
13 小林知広 スローウェーブ伝送線路におけるグランド構造の設計指針
14 田村昂太郎 高位合成によるラジオシティ法のソフトウェア/ハードウェア協調FPGAシステム開発
15 神宮司明良 Feature-Map Separable Convolutionによる小メモリFPGAでの画像認識の実現
16 Theingi Myint Resources Utilization of Fine-grained Overlay Architecture
17 吉永透 3重実装・光再構成型ゲートアレイVLSI
18 髙木雄介 ロボット制御アルゴリズムのFPGAへの実装
19 曽我尚人 Robust Deep Autoencoderを用いて学習した心電図の外れ値検出器のハードウェア実装について
20 佐田悠生 Intel OpenCLを用いた3状態YOLOv2のFPGA実装について
21 西川広記 非均質マルチコアにおける可変並列度タスクの低消費エネルギー化スケジューリング
22 島田佳奈 通信時間を考慮した並列タスクのスケジューリング
23 白國誠也 FPGA向けメニーコアのメモリアーキテクチャ探索の事例研究
24 宮崎貴史 GPU向けOpenCLプログラムのマルチコア上での実行方式の改良
25 舟橋勇佑 動的計画法に基づくドローンの低消費エネルギー配送計画
26 小山大輝 グラフ畳み込みネットワークを用いたネットリスト機能推定の検討
27 田村昇也 側壁ダブルパターニングを前提とした2層配線のための改良手法
28 田中一平 FiCCを用いたCMOS互換な超低消費電力不揮発性メモリ素子の特性測定回路の設計と試作
29 梅田悠人 NLoCの自動設計手法と最適な構造の提案
30 坂本雄大 演算誤差と回路面積のトレードオフを考慮したStochastic Numberの生成手法
31 門本淳一郎 水平方向チップ間ワイヤレスバスを用いた形状自在SiPの検討
32 東梨奈 マスク補正のための0-1二次計画問題を用いたModel-based OPC
33 西本宏樹 変分混合ガウス分布アクセラレータ設計のための変分推論アルゴリズムの解析
34 岡本拓巳 機械学習による内視鏡動画像リアルタイム診断支援システムのプロトタイピング
35 湯浅佑介 モンテカルロ木探索とギブスサンプリング法を用いたモチーフ抽出問題のハイブリッド解法
36 大島國弘 レプリカセンサを用いたNBTIによる回路特性変動予測に関する検討
37 榎原光則 遅延を抑えたスタック構造によるSOIプロセス向け耐ソフトエラーFFの提案および実測評価
38 田中京介 1Tbps 実現に向けたルータのメモリ階層の最適化
39 和田邦彦 ADC2018問題の自動生成手法に関する一検討
40 赤木佳乃 集合対間配線手法のADC2018への適用に関する一考察
41 大和田真由 集合対間配線問題ソルバと引きはがし再配線のADC2018問題への適用


12月6日(木)

■FPGAを用いた高速化・仮想化 (09:00~10:15)

・ /RECONF 09:00 - 09:25
  Resources Utilization of Fine-grained Overlay Architecture
  ○Theingi Myint・Motoki Amagasaki・Masahiro Iida・Toshinori Sueyoshi(Kumamoto)

・ /RECONF 09:25 - 09:50
  FPGAを用いた透過的ネットワーク機能仮想化アクセラレーション手法
  ○渡邊義和・小林悠記・竹中 崇(NEC)

・ /RECONF 09:50 - 10:15
  FPGA上のT-CAMを活用するアクセラレーションフレームワークの検討と評価
  ○三好健文(わさらぼ/イーツリーズ・ジャパン)・船田悟史(イーツリーズ・ジャパン)

■配線アルゴリズム (09:00~10:15)
・ /SLDM 09:00 - 09:25
  ADC2018問題の自動生成手法に関する一検討
  ○和田邦彦・大和田真由・赤木佳乃・佐藤真平・高橋篤司(東工大)

・ /SLDM 09:25 - 09:50
  集合対間配線手法のADC2018への適用に関する一考察
  ○赤木佳乃・大和田真由・和田邦彦・佐藤真平・高橋篤司(東工大)

・ /SLDM 09:50 - 10:15
  集合対間配線問題ソルバと引きはがし再配線のADC2018問題への適用
  ○大和田真由・和田邦彦・赤木佳乃・佐藤真平・高橋篤司(東工大)

■エマージング技術 (09:00~10:15)

・ /VLD 09:00 - 09:25
  演算誤差と回路面積のトレードオフを考慮したStochastic Numberの生成手法
  ○坂本雄大・山下 茂(立命館大)

・ /VLD 09:25 - 09:50
  細粒度再構成可能デバイスMPLDにおけるディープラーニングを用いた論理素子配置の
  良し悪し判定
  ○藤石秀仁・鎌田時生・弘中哲夫・窪田昌史・谷川一哉(広島市大)

・ /VLD 09:50 - 10:15
  機械学習攻撃に耐性のあるPUFのセキュア認証方式
  ○野崎佑典・吉川雅弥(名城大)

−−− 休憩 ( 15分 ) −−−

■機械学習のFPGA実装 (10:30~11:45)
・ /RECONF 10:30 - 10:55
  FPGAスイッチボードへの深層学習アプリケーションの実装
  ○武者千嵯・Akram Ben Ahmad(慶大)・工藤知宏(東大)・天野英晴(慶大)

・ /RECONF 10:55 - 11:20
  Feature-Map Separable Convolutionによる小メモリFPGAでの画像認識の実現
  ○神宮司明良・佐藤真平・中原啓貴(東工大)

・ /RECONF 11:20 - 11:45
  Robust Deep Autoencoderを用いて学習した心電図の外れ値検出器のハードウェア実装について
  ○曽我尚人・佐藤真平・中原啓貴(東工大)

■高信頼化・セーフテスト (10:30~11:45)
・ /DC 10:30 - 10:55
  重み推定によるメモリスタニューラルネットワークの信頼性向上
  ○石坂 守・新谷道広・井上美智子(奈良先端大)

・ /DC 10:55 - 11:20
  ニューラルネットワークを用いたランダムキャプチャセーフテストベクトル生成について
  ○越智小百合・三澤健一郎・細川利典・山内ゆかり・新井雅之(日大)

・ /DC 11:20 - 11:45
  2^n RRR: 高度な並び替えにより誤り耐性を強化したストカスティック数複製器
  ○石川遼太・多和田雅師・柳澤政生・戸川 望(早大)

■FPGA/GPU (10:30~11:45)
・ /VLD 10:30 - 10:55
  FPGA向けメニーコアのメモリアーキテクチャ探索の事例研究
  ○白國誠也(立命館大)・谷口一徹(阪大)・冨山宏之(立命館大)

・ /VLD 10:55 - 11:20
  GPU向けOpenCLプログラムのマルチコア上での実行方式の改良
  ○宮崎貴史・左 隼人・北條直久(立命館大)・谷口一徹(阪大)・冨山宏之(立命館大)

・ /VLD 11:20 - 11:45
  FPGA NICを用いた40 Gbps対応の無効DNSパケット拒否装置
  ○大輝晶子・八田彩希・川村智明(NTT)・山崎晃嗣(NTT-AT)・
  羽田野孝裕・宮崎昭彦・新田高庸(NTT)

−−− 昼食 ( 75分 ) −−−

■CPSY招待講演 (13:00~13:45)

(3)[招待講演]AI専用ハードを横目に見ながらやるべきこと
  ○中島康彦(奈良先端大)

■テスト生成・テスト容易化設計 (13:00~14:40)

・ /DC 13:00 - 13:25
  TDC組込み型バウンダリスキャンにおける遅延付加部の分割による検査時間の削減
  ○平井智士・四柳浩之・橋爪正樹(徳島大)

・ /DC 13:25 - 13:50
  論理BISTのテスト電力制御手法とTEG評価について
  ○加藤隆明(九工大)・王 森レイ(愛媛大)・佐藤康夫・梶原誠司(九工大)

・ /DC 13:50 - 14:15
  自動生成パターンの微小遅延故障検査用回路への適用性検討
  ○谷口公貴・四柳浩之・橋爪正樹(徳島大)

・ /DC 14:15 - 14:40
  スキャンパス合成に利用可能なセグメントのレジスタ転送レベル探索
  ○湯浅 将・岩垣 剛・市原英行・井上智生(広島市大)

■アルゴリズム (13:00~14:15)
・ /VLD 13:00 - 13:25
  論理暗号化に対するSAT攻撃の効率的なアルゴリズムについて
  ○松永裕介(九大)・吉村正義(京都産大)

・ /VLD 13:25 - 13:50
  モンテカルロ木探索とギブスサンプリング法を用いたモチーフ抽出問題のハイブリッド解法
  ○湯浅佑介・永山 忍・稲木雅人・若林真一(広島市大)

・ /VLD 13:50 - 14:15
  変分混合ガウスモデルアクセラレータ設計のための変分推論アルゴリズムの解析
  ○西本宏樹・中田 尚・中島康彦(奈良先端大)

■光再構成型ゲートアレイ・FPGA実装 (14:00~15:15)
・ /RECONF 14:00 - 14:25
  3重実装・光再構成型ゲートアレイVLSI
  ○吉永 透・渡邊 実(静岡大)

・ /RECONF 14:25 - 14:50
  ロボット制御アルゴリズムのFPGAへの実装
  ○髙木雄介・渡邊 実(静岡大)・佐野健太郎(理研)

・ /RECONF 14:50 - 15:15
  SoC FPGAアクセラレータにおけるデータオフロード時間を考慮した高速化手法の実装
  ○久恒泰地(日立)

■EMB招待講演 (14:30~15:15)
・ [招待講演]機械学習の効率化およびハードウェア開発
  ○高野了成(産総研)

■高周波要素回路技術 (14:55~16:10)
・ /ICD 14:55 - 15:20
  スローウェーブ伝送線路におけるグランド構造の設計指針
  ○小林知広・天川修平・吉田 毅・藤島 実(広島大)

・ /ICD 15:20 - 15:45
  帰還回路を用いた低雑音ミリ波帯CMOS増幅器の設計法
  ○竹川響弥・天川修平・吉田 毅・藤島 実(広島大)

・ /ICD 15:45 - 16:10
  平坦な周波数特性を有するミリ波帯CMOS増幅回路の設計法
  ○香原翔太・天川修平・吉田 毅・藤島 実(広島大)

■ARC招待講演 (15:30~16:15)
(4)[招待講演]オンライン逐次学習による教師無し異常検知とその応用
  ○松谷宏紀(慶大)

■資源管理・スケジューリング (15:30~16:45)
・ /EMB 15:30 - 15:55
  R2OS : WSNにおける共有資源管理と実行モデルの提案
  ○井上明紀・福田浩章(芝浦工大)

・ /VLD 15:55 - 16:20
  非均質マルチコアにおける可変並列度タスクの低消費エネルギー化スケジューリング
  ○西川広記・島田佳奈(立命館大)・谷口一徹(阪大)・冨山宏之(立命館大)

・ /VLD 16:20 - 16:45
  通信時間を考慮した並列タスクのスケジューリング
  ○島田佳奈(立命館大)・谷口一徹(阪大)・冨山宏之(立命館大)

□懇親会 & 表彰式 (18:30~20:30)


12月7日(金)

■ネットワークと画像処理(09:00 - 10:15)
(5)/CPSY 09:00 - 09:25
  高スループットな相互結合網のためのスケーラブルな複数経路選択手法
  ○河野隆太・安戸僚汰・松谷宏紀(慶大)・鯉渕道紘(NII)・天野英晴(慶大)

(6)/ARC 09:25 - 09:50
  1Tbps 実現に向けたルータのメモリ階層の最適化
  ○田中京介・八巻隼人・三輪忍・本多弘樹(電通大)

(7)/ARC 09:50 - 10:15
  低消費エネルギー物体追跡システムにおける動的フレームレート制御法の改良
  ○井上優良・小野貴継・井上弘士(九大)

■ミキサ・発振回路技術 (09:00~10:15)
・ /ICD 09:00 - 09:25
  高変換利得を実現するミリ波帯CMOSダウンコンバージョンミキサ
  ○中岡泰彬・吉田 毅・天川修平・藤島 実(広島大)

・ /ICD 09:25 - 09:50
  高い電力効率を有するミリ波帯CMOS発振回路の設計法
  ○瀧脇朋也・天川修平・吉田 毅・藤島 実(広島大)

・ /ICD 09:50 - 10:15
  ブートストラップインバータを用いたRing-VCO
  ○山本晃徳・範 公可(電通大)

■回路設計技術 (09:00~10:15)
・ /VLD 09:00 - 09:25
  FiCCを用いたCMOS互換な超低消費電力不揮発性メモリ素子の特性測定回路の設計と試作
  ○田中一平・宮川尚之・木村知也・今川隆司・越智裕之(立命館大)

・ /VLD 09:25 - 09:50
  トランジスタサイズを変えた記憶保持特性の異なるフリップフロップ群を利用したばらつき評価
  ○深澤研人・西澤真一・伊藤和人(埼玉大)

・ /VLD 09:50 - 10:15
  レプリカセンサを用いたNBTIによる回路特性変動予測に関する検討
  ○大島國弘・辺 松・廣本正之・佐藤高史(京大)

−−− 休憩 ( 15分 ) −−−

■VLD基調講演2 (10:30~11:30)
(8)[基調講演]Googleが開発したニューラルネット専用LSI「Tensor Processing Unit」
  ○佐藤一憲(Google Inc.)

−−− 昼食 ( 60分 ) −−−

■IE基調講演 (12:30~13:30)座長: 高橋 桂太 (名大)
(9)[基調講演]医用画像診断におけるAI
  ○藤田広志(岐阜大)

−−− 休憩 ( 15分 ) −−−

■回路実装 (13:45~15:00)
(10)/CPSY 13:45 - 14:10
  ユニット内フィードバックによるリニアアレイの多重ループ対応手法
  ○岩本 淳・菊谷雄真・中島康彦(奈良先端大)

(11)/ARC 14:10 - 14:35
  高位合成用DSLコンパイラを用いたコーナー検出処理のハードウェア実装
  ○原凌司・井上優良・谷本輝夫・大澤隆志・飯塚拓郎・井上弘士(九大)

(12)/CPSY 14:35 - 15:00
  An Efficient Multiplier Employing Time-Encoded Stochastic Computing Circuit
  ○Tati Erlina・Renyuan Zhang・Yasuhiko Nakashima(NAIST)

■信頼性評価・安定化技術 (13:45~15:00)
・ /ICD 13:45 - 14:10
  SCM/NANDフラッシュハイブリッドストレージにおけるアプリケーション特性に応じた
  SCM容量の自律最適化手法
  ○松井千尋・竹内 健(中大)

・ /ICD 14:10 - 14:35
  FPGAとマイコンを用いたリングオシレータの超長期経年劣化の実測評価
  ○中野洋希(京都工繊大)・岸田 亮(東京理科大)・古田 潤・小林和淑(京都工繊大)

・ /ICD 14:35 - 15:00
  デジタルICチップのパッケージング実装形態の違いによる電源ノイズ特性変化の解析と評価
  ○月岡暉裕・地家幸佑・渡辺 航・三浦典之・永田 真(神戸大)

■信頼性設計 (13:45~15:00)
・ /VLD 13:45 - 14:10
  遅延を抑えたスタック構造によるSOIプロセス向け耐ソフトエラーFFの提案および実測評価
  ○榎原光則・山田晃大・古田 潤・小林和淑(京都工繊大)

・ /VLD 14:10 - 14:35
  マスク補正のための0-1二次計画問題を用いたModel-based OPC
  ○東 梨奈・小平行秀(会津大)・松井知己・高橋篤司(東工大)・児玉親亮・野嶋茂樹(東芝メモリ)

・ /VLD 14:35 - 15:00
  最適ハイパーパラメータ下での機械学習に基づくリソグラフィホットスポット検出手法の比較検討
  ○片岡 岳・稲木雅人・永山 忍・若林真一(広島市大)

−−− 休憩 ( 15分 ) −−−

■積層デバイス (15:15~16:05)

(13)CPSY 15:15 - 15:40
  誘導結合ThruChip Interfaceの検証方式の実チップ実装
  ○茅島秀人・小島拓也・奥原 颯・天野英晴(慶大)

(14)CPSY 15:40 - 16:05
  多様な積層手法のための温度モデリングツールHotSpot6.0の拡張
  ○十時知滉(慶大)・鯉渕道紘(NII)・天野英晴(慶大)

■CPM/IE (15:15~16:55)座長: 児玉 和也 (NII)

・ /CPM 15:15 - 15:40
  画素単位の3次元集積化技術を用いたリニア広ダイナミックレンジ出力QVGAイメージセンサ
  ○後藤正英・本田悠葵・渡部俊久・萩原 啓・難波正和・井口義則(NHK)・
  更屋拓哉・小林正治・日暮栄治・年吉 洋・平本俊郎(東大)

・ /IE 15:40 - 16:05
  勾配法に基づく動き推定機能を有する1画素4セル構造イメージセンサ
  ○荒谷智広・浜本隆之(東京理科大)

・ /IE 16:05 - 16:30
  植物生長予測技術の開発に向けた植物生長指標抽出のための画像処理の一手法
  ○坂根靖法・岡本拓巳・小出哲士(広島大)・小川敦史・小峰正史・曽根千晴・豊福恭子・
  鎌田貴浩・木村 健・石川陽子・金田吉弘・矢治幸夫・石井義一(秋田県立大)・
  笠間敏博・ブーラ ヴォイチェフ・遠藤喜重・三宅 亮(東大)

・ /IE 16:30 - 16:55
  非線形超解像の8K医療映像への応用
  ○森 千夏・合志清一(工学院大)・
  谷岡健吉(メディカル・イメージング・コンソーシアム)・山下紘正(カイロス(株))


※一般講演:発表 20 分 + 質疑応答 5 分
 

発表募集のご案内(募集は終了しました)

**********************************************************************
デザインガイア2018  —VLSI設計の新しい大地—
「デザインとAI」
2018年12月5日(水)~7日(金)
サテライトキャンパスひろしま
発表申込期限:2018年10月1日(月)
**********************************************************************

●主催研究会/テーマ
  恒例となっております「デザインガイア」を標記日程,会場にて開催致します.10個の第1種研究会の共催・併催・連催の研究会で、今年のデザインガイアのテーマは「デザインとAI」です.また,以下の組み合わせでサブテーマを設定しております.奮って発表をお申し込み下さい.
  • IPSJ-ARC研究会/CPSY研究会
    「コンピュータシステムの設計・検証技術および一般」
  • IPSJ-SLDM研究会/VLD研究会/DC研究会/IPSJ-EMB研究会
    「VLSIの設計/検証/テストおよび一般」
  • RECONF研究会
    「リコンフィギャラブルシステムにおける設計技術および一般」
  • CPM研究会/ICD研究会/IE研究会
    「アプリケーション・ドリブン・システム開発技術(AI実装/画像処理/アルゴリズム/アーキテクチャ)および一般」
●ポスタセッション
  デザインガイア2018では以下の要領でポスタ発表を募集致します.奮ってご応募下さい.
  目的 : 発表内容についてじっくり議論する場,
            および,研究者間の交流の場を提供する.
  日時 : 12月5日(水) 午後 (予定)
  申込方法 : デザインガイア発表申込時に申請(ポスタ発表のみの申込は不可).
  表彰 : 優秀な発表を表彰します.

●全体講演/招待講演

  今年のデザインガイアのテーマ「デザインとAI」にそった,すべての研究会合同の基調講演,研究会ごとの招待講演などを多数予定しております.

●発表申込
*以下のURLよりお申し込みください。
・同じサブテーマを冠している研究会は,どの研究会にお申し込みいただいても
  取り扱いは同じになります.
・発表日のご希望がある場合には備考欄にその旨をご記入下さい.
  ただし,プログラム編成の都合上,ご希望に沿えない場合もあります.

●発表申込期限:2018年10月1日(月) → 8日(月)23:59締切 延長しました!

●原稿提出期限:2018年11月5日(月)23:59締切
         ※23時59分を過ぎるとシステムに投稿できなくなります.
           締切に遅れると発表キャンセルとなりますのでご注意ください.
           また,フォントの埋め込みがされていないとアラートが出ます.
           お早目にご投稿くださいますようお願い致します.

●問合せ先
*ご不明な点は以下のアドレス宛にメールでお問い合わせ下さい.
    vld-gaia18 [at] mail.ieice.org
*各担当窓口
 ARC : 塩谷亮太(東京大)
 SLDM: 密山幸男(高知工科大),粟野皓光(東京大)
 EMB : 高瀬英希(京都大),古庄裕貴(福岡大),福田浩章(芝浦工大)
 VLD  : 新田高庸(NTT),小平行秀(会津大学)
 CPSY: 安里彰(富士通),高藤大介(広島大)
 RECONF: 谷川一哉(広島市大),佐野健太郎(理研)
 ICD  : 橋本隆(パナソニック), 廣瀬哲也(神戸大学)
 CPM : 赤毛勇一(NTT)
 IE  : 河村圭(KDDI)
 DC : 大竹哲史(大分大),宮村信(日本電気)
 ローカル: 永山忍(広島市大),稲木雅人(広島市大),岩垣剛(広島市大)