C-011
冗長な零乗算を省略可能な非同期式直列乗算器の一構成法

◎永田将大（岡山県大）・近藤真史（川崎医療福祉大）・池田大地（山陽電研）・茅野　功（川崎医療福祉大）・横川智教・佐藤洋一郎（岡山県大）

近年，高性能な信号処理回路を搭載したデジタル補聴器が普及しているが，その電池寿命は数日に留まっている．この問題に対して，単一の全加算器で演算を行う直列乗算器にクロックを用いない非同期式回路を併用することで，小面積かつ低消費電力な演算器が提案されている．さらに，非同期式制御に係る休止相の隠蔽によって高速化も検討されているが，フィルタで十分な周波数特性を得るには，更なる高速化が必要となる．そこで本研究では，乗算過程において乗数が零の場合に生じる冗長な演算を省略することで，これに係る演算時間および消費電力の削減を図る．そして，これに基づいた乗算器を設計し，消費電力の解析を通してその有効性を確認する．