CB-004
省レジスタアーキテクチャ向けソフトウェアパイプライニングの評価

○千葉修一・青木正樹・鎌塚　俊（富士通）・松井雅人（メトロ）・八代　尚（理研）

スーパーコンピュータ「京」向けに開発されたコンパイラの最適化技術の代表格として、ソフトウェアパイプライニングが挙げられる。この技術は、SPARCアーキテクチャの拡張機能HPC-ACEとして、「京」に拡張レジスタ（１２８本のSIMDレジスタ）が追加されたことで、多数のアーキテクチャレジスタを活用できるようになったことを基盤にして実装されている。次期のポスト「京」では、アーキテクチャとしてArmv8-Aアーキテクチャ、HPC拡張としてSVE（３２本のSIMDレジスタ）が採用される。そこでソフトウェアパイプライニングをSIMDレジスタ数の観点を中心として評価し、「京」からポスト「京」への技術継承が可能か否かを考察し、ポスト「京」の開発に向けた提案を行う。