抄録
C-020
CNNハードウェアにおけるDRAMアクセス量削減手法
古川 巧・望月香那・黒田幸作・廣瀬哲也・黒木修隆・沼 昌宏(神戸大)
CNN ハードウェアの低消費電力化を目的として,DRAMアクセス量を削減する手法を提案する。具体的には,畳み込み層出力を並列化するとともに,次段のプーリング層との間をFPGA内蔵のBRAM(Block RAM)で接続し,BRAMに一時格納可能なデータを単位としてパイプライン処理を行う。提案手法をAlexNetに適用した場合,DRAMアクセス量を約35% 削減できることを確認した。また,Verilog HDLを用いてプーリング層の回路を設計してシミュレーションによる評価を行った結果,FPGAに実装可能な回路規模で,処理時間を従来手法に比べて90%以上削減可能であることを確認した。