C-018
パーシャルスキャン設計を用いたkサイクルキャプチャテストのためのコントローラ拡大法

◎石山悠太・細川利典・山崎紘史（日大）

RTL回路のデータパスの構造に着目し，可制御性・可観測性の低いレジスタをスキャンする．スキャンしたレジスタを考慮した上で，全てのハードウェア要素(演算機，マルチプレクサ，レジスタ)がテスト容易になるような動作モデルを複数作成する．複数の作成したモデルの動作を制御するためにコントローラ拡大を行う．また，作成したモデルの中から，最大のテストサイクル数をkとして，kサイクルキャプチャテストを行う．本論文の目標は、フルスキャン設計を施した回路でテスト生成して得られた故障検出効率と本手法のテスト生成で得られる故障検出効率を同等にし、面積オーバーヘッドを削減することである。