C-012
Xillybusに付加した真性乱数生成器の予備的評価

◎岸部仁美・藤枝直輝・市川周一（豊橋技科大）

FPGA（Field-Programmable Gate Array）による専用回路はCPUコアの周辺回路として接続される．本研究では，Xillybusに真性乱数生成器（TRNG）を周辺回路として接続し，乱数品質と生成速度の評価をおこなった．TRNGはRSラッチのメタスタビリティを利用する．RSラッチ16～256個の場合で乱数検定としてdiehard testをおこない，乱数品質を評価した．RSラッチの個数が96を超えると18種類のテスト全てに通過することがわかった．今後の課題は乱数を取り出す時間とRSラッチの数の関係を示すことを考えている．