FIT2017 第16回情報科学技術フォーラム 開催日：2017年9月12日（火）～14日（木）　会場：東京大学　本郷キャンパス
抄録
CH-011
FPGAのための小型5×5、7×7メディアンフィルタ
○依田晴夫（所属なし）
メディアンフィルタは、その有効さにも関わらずソーティング処理を基本とした計算量の多さから小型高速化が難しく、一般に広く適用されるまでには至っていない。本論文では計算量を減らす方法として、処理量の多い５×５、７×７ウィンドウサイズのメディアンフィルタを対象に、縦、横、斜め方向の部分ソート処理を組み合わせた新たなアルゴリズムを提案する。提案アルゴリズムをFPGAを用いた並列リアルタイム回路として構成すれば、従来方式回路のそれぞれ1/2.8、1/3.8程度にリソース量を削減できる。更に、ウィンドウ内有効画素のみからのメディアン計算へと機能拡張することも容易である。