本研究会はシステムLSIおよび応用システムのハードウェアとソフトウェアの設計技術全般にわたる研究活動を進めてきた．特に過去10年間はMooreの法則として知られる半導体集積度の指数的な増大に合わせ，より大規模なシステム設計が可能となり，設計主体がLSIからLSIを含む計算機システム全体へと拡大してきている．この動向にあわせて2014年にはシステムLSI設計技術研究会の名称を改名して，研究分野のスコープを拡大した．
表1に登録人数など研究会規模の変遷を示す．
主に企業からの参加者による登録者数や発表件数が減少傾向にあり，研究会の活性化のための新たな試みを考えていきたい．
一方，本研究会のフラグシップワークショップであるDAシンポジウムは過去10年間ほぼ同じ規模で推移してきている．同シンポジウムは参加者の交流を深めるため，宿泊形態での実施を継続している．また，より充実した議論を行うため2015年からは会期を3日間に延長した．2014年からはアルゴリズムデザインコンテストとポスターセッションを導入している．このうち，アルゴリズムデザインコンテストは，設計技術を支えるアルゴリズムに関する研究を活性化するために企画したものである．LSIの配線問題をターゲットとして実施した結果，SATソルバ（satisfiability solver），機械学習，整数計画法，ZDD（zero-suppressed binary decision diagram）を利用した種々の手法が提案されることとなった1）．
このほか，研究会として国際会議ASP-DAC（Asia and South Pacific Design Automation Conference）を継続して共催・協賛しており，海外研究者とのネットワーク作りに貢献している．
LSI設計支援のための基本技術は2010年ごろまでに商用ツールの形で実用化されるようになった．たとえば，合成技術としてはC言語など高水準言語からRTL（register transfer level）設計を得る高位合成，論理回路の最適化を行う論理合成，配置配線を行うレイアウト合成などの技術が，また検証技術としては回路動作に対するタイミング解析，回路動作の正しさを検証するための回路シミュレーションやフォーマル検証手法などがある．
2010年以降の本研究会の活動状況を以下で概観するが，上記に加えて，ハードウェア・ソフトウェア協調設計などのシステム設計に対する設計自動化および回路の微細化にともなって出現した諸問題に対する取り組みが重要な課題となってきている．また，情報機器利用の普及に合わせてシステムの信頼性やセキュリティも重要な課題となっている．
システムレベル設計では，システム仕様の分割やスケジュールが問題となる．これに対してメニーコアシステムやFPGAを対象としたタスク分割やスケジューリング手法，分割時の性能予測手法，また分割されたモジュール間をつなぐ際のバスプロトコルの自動合成などが研究されてきた．アプリケーションに対して命令セットやアーキテクチャを選んでシステム全体の最適化を目指すASIP（application specific instruction-set processor）技術についても多くの実用的な成果が得られている．これらの技術の応用として，画像診断，機械学習，医療応用まで幅広い範囲のアクセラレータやシステムについて，ASIP，FPGA，GPUなどをターゲットとしたシステム設計の実用事例が報告されている．
消費電力の低減化は依然として非常に重要な課題であり多くの研究が行われてきた．近年では消費電力を考慮したタスク・スケジューリングや，高位合成の際に低消費電力用の指標を取り込む手法などが研究されている．さらに不揮発性メモリを利用した低消費電力設計も考案されている．
微細加工技術の進歩により，トランジスタの製造ばらつきへの対応が必要となってきた．電力や遅延時間への影響を評価するための回路特性モデルの提案・評価が行われてきており，これらに基づいてばらつきに対して耐性のある自律補償回路などが提案されている．タイミングについてはばらつきを考慮した統計的タイミング解析が利用されるようになり，回路の物理設計に適用されている．
ソフトエラーは飛来する高エネルギー粒子を原因として発生する一時的な異常動作であり誤作動の原因となる．ソフトエラーモデルの評価について多くの研究が行われており，ソフトエラーの訂正手法，耐性を持つ回路構造が提案されている．
NBTI（negative bias temperature instability）は半導体特性が温度変化によって変動する現象であり，半導体の劣化・故障の原因となる．劣化モデルの作成・評価が行われており，製造ばらつきやランダムテレグラフノイズ（半導体内のノイズ）なども考慮した劣化抑制手法が提案されている．
ハードウェアのセキュリティについては，テスト用のスキャンチェーンを利用して情報取得を行うスキャンベース攻撃に対する対策手法や，回路設計からハードウェアトロイと呼ばれる情報取得のための不正回路を検出する手法も研究されている．
SATソルバは，論理式の充足可能性判定問題を解くためのツールであるが，2000年代に入って高速のアルゴリズムが開発され，近年も改良が続いている．現在では組合せ問題に対する求解手段として多くの場面で用いられるようになっている．設計支援技術としては，自動テスト生成，論理検証，配置配線問題などへの適用が研究されている．
サイバーフィジカルシステムやIoT（Internet of Things）システムの開発・普及が進む中，ネットワーク，センサやアクチュエータなどより多様な構成要素を含むシステムが設計されるようになっている．このようなシステムの設計空間は従来のシステムよりもきわめて大きく，最適化のための新しい手法やツールが必要となっていくと考えられる．また，システムの複雑化とともに高信頼性・セキュリティの確保はさらに重要さを増しており，システム最適化と合わせて研究開発が進むと予想される．
新技術に対する設計技術の確立も重要である．本研究会では不揮発性メモリを使ったシステム構築，ビアスイッチFPGAの設計手法，ナノフォトニクスにおける回路設計，単一磁束量子回路に対する設計支援技術などの研究・開発がなされており，今後もこのような先駆的な試みが進んでいくと考える．
目次に戻る
All Rights Reserved, Copyright (C) Information Processing Society of Japan