システムLSI設計技術は、情報家電、携帯機器、コンピュータ、ネットワークシステムなど現在および将来の電子装置の進歩を支える重要技術の一つです。本シンポジウムではシステムLSIの設計技術およびDA技術の進展に役立てるため、最新の技術発表と技術動向情報の交換を目的として発表と討論の場を提供するものであり、下記要領で開催いたします。
日 時 2010年9月2日（木）13：00〜17：30（受付12：00開始。懇親会18：30〜）
3日（金） 8：35〜17：15
会 場 ホテル日航豊橋 （〒441-8061 愛知県豊橋市藤沢町１４１）
Tel:0532-48-3131 HP:http://www.nikkotoyohashi.com/
※当日は豊橋駅西口から無料シャトルバスをご利用下さい。
主 催 情報処理学会 システムLSI設計技術研究会
http://www.ipsj.or.jp/sig/sldm/
協 賛 情報処理学会 組込みシステム研究会 （EMB）
http://www.ertl.jp/SIGEMB/
後 援 豊橋観光コンベンション協会
http://www.honokuni.or.jp/toyohashi/index.html
同時開催 第12回 組込みシステム技術に関するサマーワークショップ
http://www.ertl.jp/SWEST/SWEST12/intro.php
参加ご希望の方は、期日までに以下の方法にてお申込み下さい。
■申込締切 2010年7月16日（金） → 30日（金） に延長しました。
■参 加 費（いずれも論文集代、宿泊費、懇親会費を含む。消費税込）
| SLDM研究会登録会員 |
27,000円 |
| 情報処理学会正会員 |
32,000円 |
| 学生 |
23,000円 |
| 非会員 |
35,000円 |
※DAシンポジウムは、原則として開催日程通し（宿泊込み）での参加となっております。やむをえず部分的に参加される場合にはお申し出下されば減額します。詳細は申込方法をご参照下さい。
※宿泊は基本的に2〜3名の相部屋（男女別、分煙）になります。部屋割りにつきましては幹事団に御一任をお願いしています。
※一部のセッション（3C，4Cのみ）はSWESTとの共同セッションになりますので、SWEST参加者はDAシンポジウム参加登録無しで聴講可能です。
■申込方法
学会Webページの行事申込
（https://www.ipsj.or.jp/02moshikomi/event/event-da2010.html）よりお申込み下さい。
※昨年度より参加費のお支払い方法に当日の現金払いがなくなりました。事前の振込みをお願いします。
（原則8月末ですが、9月以降になる場合は、その旨ご連絡ください。）
振込先はこちらのページをご覧ください。
※論文集のみの場合は申込方法が異なります。
以下の内容を、研究部門宛にE-mail（sig"at"ipsj.or.jp）か、FAX：（03）3518-8375にてお送り下さい。
発送はシンポジウム終了後となります。請求書を同封してお送りしますので、到着しましたらお手続き下さい。
[氏名 、勤務先、送付先住所（勤務先 / 自宅）、郵便番号、住所、Tel 、Fax、E-mail、
論文集のみ : 冊、請求書 : 通、 見積書 : 通、 納品書 : 通、請求書記載名義］
- 参加申込後、やむを得ず参加を取り消される場合は、申込締切日までにお願いします。取り消しの連絡のない場合は、準備の都合上、参加費を徴収いたします。
- DAシンポジウム2010参加申込みをした時点で参加章引換券を兼ねた申込受信確認のメールを自動送信いたします。受領確認のメールをプリントアウトして、当日お持ちいただき、受付にご提出下さい。万一、左記メールが届かなかった場合、お手数ですが末尾に記載の【■申込/照会先】まで、電話またはE-mailにてご連絡下さい。
（昨年度より、参加章引換券、プログラム、会場案内等の郵送は行っていません。会場案内等は、頭記 URL にてご確認下さい。）
- DAシンポジウムは、原則として開催日程通しての参加となっております。やむをえず部分的に参加される場合には減額します。（宿泊なしの場合、12,000円（学生は8,000円）を減額します。なお、宿泊せずに懇親会に参加する場合は、懇親会分として6,000円（学生は4,000円）をお支払いいただきます。）
- 本行事申込書に記載の個人情報は、本シンポジウム運営（例えば、部屋割り作業や部屋割り名簿での氏名開示なども含む）以外の目的に使用いたしません。
- DAシンポジウムは、自由闊達な議論を行うために、カジュアルな服装での参加を推奨しています。
■振込先
こちらのページのいずれかにお願いいたします。
■請求書・領収書について
情報処理学会が発行するDAシンポジウムの請求書・領収書の額は、上記参加費の通りとなります。宿泊費、参加費個々の内訳は請求書に記載されません。参加費個々の内訳に関しては、当日、別紙にてお渡しいたします。
■申込/照会先
研究部門 シンポジウム係
E-mail:sig"at"ipsj.or.jp（"at"を@に置き換えて下さい） Tel（03）3518-8372 Fax（03）3518-8375
=================================================================================
■特 別 企 画
◆DAS/SWEST合同基調講演（9月2日（木）13：15〜14：35 セッション1A-1）
「派生開発プロセス［XDDP］」清水吉男（システムクリエイツ）
ソフトウェアの規模の拡大と再利用性の高い言語の普及によって、派生開発の機会はますます増えている。しかしながら、そこで行われているプロセスは派生開発の「要求」に適さないため、バグが多発し「QCD」 の総崩れとなっている。また、その混乱の中で有能なSEが倒れている。このままでは製品を供給し続けることに支障をきたすことが予想される。
「XDDP」は、派生開発に対して最小限のプロセスと成果物の連鎖で構成した合理的なアプローチを提供するものであり、最大の特徴は、機能追加と変更とでプロセスを使い分けていることである。そして「USDM」の要求仕様の表記法と組み合わせることで、「QCD」に対して驚くほどの効果を発揮する。
◆DAS/SWEST共同企画 パネル討論（9月3日（金）13:00〜14:30 セッション5A-1）
「システム検証の現実と理想と将来」
システムLSI,組込みシステム開発における検証の役割は、システムの大規模化に伴って非常に大きくなっており、検証が全開発工数の8割を占める場合も少なくない。一方、プロパティチェッキングやアサーションと言った検証を効率化する新しい技術の進歩も目覚しい。そこで、システムLSIと組込みシステムの両方の検証技術者を集めて、1） 現在のシステム検証上何が問題となっているか？ 2）そのためにどのような検証技術が必要か？ 3） それらの技術を実際の開発に適用への問題点は何か？4） 検証を効率化するためにこれから何をしなければならないか？ などに関して、会場から質問を頂きながら討論を行う。
パネリスト
荒木大（インターデザイン）
石塚真一（サイバネットシステム）
山郷成仁（デンソー）
中島震（国立情報学研究所）
◆SWEST/DAS共同企画 夜の分科会（9月2日（木）21:00〜22:30）
(S1-a)「実践HAZOP実習」
○コーディネータ：小川 清 （名古屋市工業研究所）
Hazard分析手法を説明し、実習題目について実施する。事前に、一人で分析する方法を資料として流し、その結果を持ち寄って、グループ議論を実施することを目指す．
(S1-b)「ぐるぐるマインドマップ」
○コーディネータ：加古 勝茂
「ぐるぐるマインドマップ」とは、複数人で人数分の「マインドマップ」を一定時間で区切って「ぐるぐる」と手渡しながら書くというものです。なんだそだけ？と思ったあなた、是非体験してみてください。その意外なパワーに驚くはずです。
実施メニュー
・マインドマップの書き方説明（超概要）
・自己発見マインドマップの作成
・ぐるぐるマインドマップ体験
(S1-c)「モデル駆動型開発 〜ソフトウェア開発は自動化してしまえ〜」
○コーディネータ：太田 寛 （マイクロソフト）
ソフトウェアの本質はモデル化とパターン化です。ソフトウェアが実行環境で自動で動くように，ソフトウェア開発も自動化してしまいましょう。このセッションでは、Visual Studio 2010を開発プラットフォームとして、開発作業をどんどん自動化していくためのDSL(Domain Specific Language）のモデル定義や、モデルからの下流成果物自動生成方法、開発環境の拡張方法、折角描いたUML図を百倍使い倒す方法を解説します。
(S1-d)「若手研究者によるお悩み相談室
〜この先端研究ってホントに産で使えるの？この最新技術ってホントに学で扱えるの？〜」
○コーディネータ：高瀬 英希 （名古屋大学）
本セッションは、ライトニングトーク＋ワークの2本立てで実施されます。前半のLTでは、有志の若手研究者数名が、自身の研究分野に関するショートプレゼンを行います。内容は、研究紹介や技術動向、セッション後半で議論したい内容を予定しています。LT登壇者は事前に募集する予定ですが、飛び込み登壇も受け付けます。後半の議論では、LTで出た話題毎にテーブルを仕切り、その話題について情報交換や議論を交わしていきます。自身の興味に応じて付きたいテーブルを自由に選択してください。組込みシステムや EDA分野の最新の技術・研究動向について、(朝まで？)徹底的に議論を交わしましょう。本セッションは若手研究者が主体で実施しますが、産の技術者や学の教員の皆さまの参加を大歓迎します．
(S1-e)「ワークショップ形式による開発プロセスの振り返り4」
○コーディネータ：木元 峰之
こちらで用意した題材を、参加者の方にチームで取り組んでいただくことで、日々の開発プロセスの課題や改善点をディスカッションしようという企画です。ワインバーグの本を参考にしています。前回、大幅に時間が超過してしまった反省をふまえ、今年は１つの題材について、深く議論するスタイルを予定しています。プログラミング等の知識は必要ありませんので、どなた様も奮ってご参加ください。
(S1-f)「DA技術の変遷と今後」
○コーディネータ：坂主 圭史 （大阪大学）
DA技術の変遷（80年代の栄光から2000年の衰退まで）を振り返り今後の日本のDA技術のあるべき姿を議論する。特に、現在の設計環境に対して、
・コストダウンの弊害として新しい技術が育たない？
・日本でもEDAベンダーを育てた方がいいのか？
・各社で独自の内製ツールを開発した方がいいのか？
・大学における教育としてのDA技術と研究としてのDA技術について
議論する。
=================================================================================
■プ ロ グ ラ ム
9月2日（木） ＊セッション1A:A+B会場 セッション2A:A会場 セッションB:B会場 セッションC:C会場
○[13：00〜13：15]開会の挨拶
●[13：15〜14：35]セッション1A：DAS/SWEST合同基調講演
（1A-1） 「派生開発プロセス［XDDP］」
○清水吉男（システムクリエイツ）
●[14：50〜16：55]セッション2A：DA技術 座長：高橋篤司（阪大）
（2A-1） 浮動小数点処理を含む論理設計支援システム
○瀬尾雄三（シグナル・プロセス・ロジック）
（2A-2） オープンソースCADシステムAllianceへの、クロックツリージェネレータの開発とROHM0.18μｍテクノロジを用いた
チップの試作
○樋口拓哉、大金淳一郎、清水尚彦（東海大学）
（2A-3） クラスタ単位のセル割当てを用いた論理再合成手法
○千崎弘人、塩木講輔、渡辺浩介、廣瀬哲也、黒木修隆、沼昌宏（神戸大学）
（2A-4） 確率論的配置手法によるパッケージ配線設計の一手法
○寺田翔太、宮城悠、村岡道明、豊永昌彦（高知大学）
（2A-5） Automatic Interface Synthesis Between Incompatible Protocols with Advanced Features
○張嘉懿、藤田昌宏（東京大学）、VDEC
●[14：50〜16：30]セッション2B：アクセラレータ 座長：小林和淑（京都工繊大）
（2B-1） GPUを用いた電源シミュレーションの高精度高速処理手法の検討と評価
○礒田有哉、横田誠、西本直樹（立命館大学）、吉川雅弥（名城大学）、福井正博（立命館大学）
（2B-2） Cベース設計を用いた有限要素法アクセラレータの開発と評価
○松下周平、弘中哲夫、谷川一哉（広島市立大学）
（2B-3） 製造後機能修正可能な高電力効率アクセラレータの高位設計手法
○吉田浩章、藤田昌宏 （東京大学）
（2B-4） → （4C-2）に変更
（2B-5 4） 重点的サンプリングを用いたランダムウォークによる線形回路解析の高速化
○宮川哲朗（京都大学）、山長功（東京工業大学）、越智裕之、佐藤高史（京都大学）
●[14：50〜17：30]セッション2C：SWEST/DAS共同企画 「ポスターセッション」
○[18：30〜20：50]DAS/SWEST懇親会
○[21：00〜22:30 ] セッションS1：SWEST/DAS 夜の分科会
（S1-a）実践HAZOP実習
○コーディネータ：小川 清（名古屋市工業研）
（S1-b）ぐるぐるマインドマップ
○コーディネータ：加古勝茂
（S1-c）モデル駆動型開発 〜ソフトウェア開発は自動化してしまえ〜
○コーディネータ：太田 寛（マイクロソフト）
（S1-d）若手研究者によるお悩み相談室
〜この先端研究ってホントに産で使えるの？この最新技術ってホントに学で扱えるの？〜
○コーディネータ：高瀬英希（名大）
（S1-e）ワークショップ形式による開発プロセスの振り返り4
○コーディネータ：木元峰之
（S1-f）DA技術の変遷と今後（概要）
○コーディネータ：坂主圭史（阪大）
9月3日（金） ＊セッション5A:A+B会場 セッション3A,4A,6A:A会場 セッションB:B会場 セッションC:C会場
●[8：35〜10：15]セッション3A：アーキテクチャ設計
座長：冨山宏之（立命館大）
（3A-1） 組み込みアプリケーションを対象とした2階層キャッシュメモリにおけるバス構成最適化手法
○渡辺信太、戸川望 、柳澤政生、大附辰夫（早稲田大学）
（3A-2） FIFOとPLRUをキャッシュ置換ポリシとする高速なキャッシュ構成シミュレーション手法
○多和田雅師、柳澤政生、大附辰夫、戸川望（早稲田大学）
（3A-3） RDRアーキテクチャを対象としたフォールトセキュア高位合成手法
○田中翔、柳澤政生、大附辰夫、戸川望（早稲田大学）
（3A-4） Constant-scan-based attack and its countermeasure for crypto hardware implementations
○史又華、戸川望、柳澤政生、大附辰夫（早稲田大学）
●[8：35〜10：15]セッション3B：タイミング 座長：山本雅文（日立製作所）
（3B-1） 耐遅延変動データパス合成における性能を考慮した可変式順序制約付レジスタ割り当て
○井上恵介、金子峰雄（北陸先端大学）
（3B-2） 累積分布関数に着目した混合正規分布用統計的最大値演算手法
○築山修治（中央大学）、福井正博（立命館大学）
（3B-3） 製造後性能補償のためのリーク・遅延相関考慮クラスタリング手法
○木村修太、橋本昌宜、尾上孝雄（大阪大学）
（3B-4） ランダム・テレグラフ・ノイズが組み合わせ回路の遅延時間に与える影響の評価
○伊東恭佑、松本高士、小林和淑、小野寺秀俊（京都大学）
●[8：35〜10：15]セッション3C：DAS/SWEST共同セッション テスト・検証 座長：吉田浩章（東大）
（3C-1） ループ最適化に対する形式的等価性検証手法
○松本剛史（東京大学）、瀬戸謙修（東京都市大学）、藤田昌宏（東京大学）
（3C-2） 信号処理回路に対するSystemCとRTLのテストベンチ共用化
○中村祐一（NEC）、山際肇、中田勝（NECソフトウエア北陸）
（3C-3） ソフトウェア/ハードウェア協調シミュレータの一考察
○高西由希子（首都大学東京）、中村祐一（NEC）、西谷隆夫（首都大学東京）
（3C-4） エラー検出回復方式回路の回路構成と性能に関するシミュレーション評価
○井上雅文（東京工業大学）、右近祐太、高橋篤司、谷口研二（大阪大学）
●[10：30〜12：10]セッション4A：モデルと信頼性
座長：土谷 亮（京大）
（4A-1） ストレス確率を考慮したSRAMの値反転によるNBTI劣化抑制手法
○國武勇次（九州大学）、佐藤寿倫（福岡大学），安浦寛人（九州大学）
（4A-2） FPGAにおけるばらつきを考慮したNBTI劣化の検証
○籔内美智太郎、小林和淑（京都工芸繊維大学）
（4A-3） SPICE統計モデルパラメータの自動抽出とQuality Assuarance
○岡本淳、田中琢爾（富士通セミコンダクター）、蜂屋孝太郎（ジーダット）、
阿部真利（東芝インフォメーションシステムズ）、増田弘生（ルネサス）、横溝剛一（STARC）
（4A-4） LSI設計用モデルパラメータ品質の定量的評価
○溝口健、阿部真利（東芝インフォメーションシステムズ）、岡本淳、田中琢爾（富士通セミコンダクター）、
蜂屋孝太郎（ジーダット）、増田弘生（ルネサスエレクトロニクス）、横溝剛一（STARC）
●[10：30〜12：10]セッション4B：低消費電力 座長：戸川 望（早大）
（4B-1）入力信号間に生じる遅延を考慮した桁上げ吸収回路の低消費電力化
○雫譲、小暮武、藤岡達也、廣瀬哲也、黒木修隆、沼昌宏（神戸大学）
（4B-2）論理素子の制御値に基づく擬似パワーゲーティング手法について
○金予、木村晋二（早稲田大学）
（4B-3）FPGAを対象としたマルチオペランド加算器の低消費電力合成手法
○松永多苗子、木村晋二（早稲田大学）、松永裕介（九州大学）
（4B-4）Stack Frames Placement in Scratch-Pad Memory for Energy Reduction with Multi-task Applications
○GAUTHIER Lovic、石原亨（九州大学）、高田広章（名古屋大学）
●[10：30〜12：10]セッション4C：DAS/SWEST共同セッション システムレベル設計と実装
座長：熊木武志（立命館大）
（4C-1） 多チャンネル生体情報センシング用SoCのアーキテクチャ設計とその評価
○鎌田祐司、岩戸宏文、坂主圭史、武内良典、今井正治（大阪大学）
（4C-2） プログラマブルアクセラレータ向け制御回路方式の検討
○李在浩、吉田浩章、藤田昌宏 （東京大学）
（4C-3） システムレベル設計探索のための高速性能見積もり手法
○柴田誠也、本田晋也（名古屋大学）、冨山宏之（立命館大学）、高田広章（名古屋大学）
（4C-4） マルチコアプロセッサにおけるH.264/AVC符号化処理の高効率並列実装
○中田洋平、竹内幸大、川口博、吉本雅彦（神戸大学）
●[13：00〜14：30]セッション5A：DAS/SWEST共同企画 座長：中村祐一（NEC）
パネル討論 「システム検証の現実と理想と将来」
荒木大（インターデザイン）、石塚真一（サイバネットシステム）
山郷成仁（デンソー）、中島震（国立情報学研究所）
●[14：50〜16：55]セッション6A：ばらつき
座長：松岡英俊（富士通研）
（6A-1） 微細CMOS回路ばらつき特性検証用QAデータベース
○増田弘生、阿部真利（ルネサスエレクトロニクス）、溝口健（東芝インフォメーションシステムズ）、
岡本淳、田中琢爾（富士通セミコンダクター）、蜂屋孝太郎（ジーダット）、横溝剛一（STARC）
（6A-2） RTNを考慮した回路特性ばらつき解析方法の検討
○増田弘生（ルネサスエレクトロニクス）、佐方剛（富士通セミコンダクター）、
佐藤高史（京都大学）、橋本昌宜（大阪大学）、古川且洋（ジーダット）、田中正和（パナソニック）、
山中俊輝（リコー）、金本俊幾（ルネサスエレクトロニクス）
（6A-3） チップ内ばらつきの成分解析手法
○藤本秀一、Islam A.K.M. Mahfuzul、西澤真一、小野寺秀俊（京都大学）
（6A-4） レイアウト制約が性能と製造性に与える影響
○北島和彦、砂川洋輝、土谷亮、小野寺秀俊（京都大学）
（6A-5） 自己性能補償に向けたカナリアFF挿入手法
○榎並孝司、木村修太、橋本昌宜、尾上孝雄（大阪大学）
●[14：50〜16：30]セッション6B：ソフトエラー 座長：難波一輝（千葉大）
（6B-1） 中性子加速試験を用いたフリップフロップにおけるSEU/SETの影響の評価
○古田潤（京都大学）、小林和淑（京都工芸繊維大学）、小野寺秀俊（京都大学）
（6B-2） 順序回路のソフトエラー耐性評価手法の高速化
○吉村正義、赤峰悠介、松永裕介（九州大学）
（6B-3） ソフトエラー耐性と面積オーバーヘッドのトレードオフを考慮したTMRをベースとしたエラー訂正手法$
○原田翔次、吉村正義、松永裕介（九州大学）
（6B-4） デバイスシミュレータを用いた論理回路のソフトエラー解析
○小津和大昌、松永裕介、吉村正義 （九州大学）
●[14：50〜16：55]セッション6C：SWEST/DAS共同セッション
（S5-a） ADLシステム設計最新動向
○奥村洋（ガイアシステムソリューション）、佐藤洋介（デンソー）、Juha-Pekka Tolvanen（MetaCase）
○[17:00〜17:15]閉会の挨拶
＊＊＊発表募集は終了しました＊＊＊
システムLSIは、情報家電、携帯機器、コンピュータ、ネットワークシステムなど現在および将来の電子装置の進歩を支えるキーテクノロジーであります。そのテクノロジーを支える中心的技術の一つである設計自動化（DA）技術は、論理DA、レイアウトDA、テストDAといった各分野において飛躍的な進歩を遂げてきました。近年、集積回路微細化技術の進展によりシステムＬＳＩが実現可能となり、従来のDA分野にソフトウェア、ハードウェア協調設計や組み込みシステム設計方法論などが加わり、システムＬＳＩ設計技術とよばれる新たな分野を形成しております。また、実際の設計に適用しての性能評価などにも関心が高まりつつあります。設計言語、設計資産（IP）などの国際的な標準化活動も活発化しております。
本シンポジウムではこうしたシステムLSIの設計技術およびDA技術の進展に貢献するべく、最新の技術発表と技術動向情報の交換を目的として発表と討論の場を提供するものです。また、今回はSWEST（組込みシステム技術に関するサマーワークショップ）と同時開催し、ソフトウエアまで含めた広いシステムLSI設計技術に関する討論を可能にします。
本シンポジウムに関する最新の情報は， システムLSI設計技術研究会ホームページでご覧になれます。