Power Efficient Executions of Multithreaded Programs on Server Platforms

(邦訳:サーバプラットフォームにおける並列プログラムの高電力効率実行)
 
今村 智史
(株)富士通研究所 コンピュータシステム研究所 任期付き研究員

[背景]高性能化するサーバプラットフォーム
[問題]システムレベルでの消費電力の増大
[貢献]消費電力当たり性能を向上する技術の提案


 情報処理基盤となるサーバプラットフォームは,搭載するハードウェア資源の量を増加することで継続的な性能向上を実現してきた.特に,その主要構成要素であるプロセッサと主記憶の性能改善は目覚ましく,現代の情報処理基盤を支えているといっても過言ではない.一般的に,高性能サーバプラットフォームでは多数の「プロセッサと主記憶の組」を相互に結合した構成を採っており,たとえば192個のコアと3テラバイトの主記憶を有する大規模システムも商用化されている.しかしながら,CMOS回路の消費電力は活性化されるトランジスタ数と比例関係にあるため,ハードウェア資源量の増加はサーバプラットフォームのシステムレベル消費電力を増大するといった問題を引き起こす.今後,より深刻化するエネルギー問題,ならびに,ICT(Information Communication Technology)の世界的普及を鑑みた場合,情報処理基盤の低消費電力化は回避することのできないきわめて重要な課題である.特に,トランジスタの微細化に伴い消費電力が小さくなるデナード・スケーリングが破綻した現代においては,アーキテクチャレベルでの電力効率(消費電力当たりの性能)の向上が喫緊の課題となっている.

  このような技術的課題を解決すべく,本研究ではサーバプラットフォームに着目し,特にプロセッサと主記憶の電力効率を大幅に改善する3つの新しいアーキテクチャ技術を提案するとともに,定性的かつ定量的評価によりそれらの有効性を明らかにしている.第1の技術はプロセッサに着目した DCFS(Dynamic Core and Frequency Scaling)であり,実行対象プログラムが有する並列度合い(スケーラビリティ)に応じて稼働するコアの数とその動作周波数を動的に制御する.これにより,従来実行方式と比較して電力制約下での性能を最大3.6倍改善している.第2の技術はプロセッサと主記憶の双方に着目した DTMFS(Dynamic Thread Mapping with Frequency Scaling)である.ニューラルネットワークに基づく統計モデルを用いて性能と消費電力を予測し,コアに対するスレッドの配置とその動作周波数をプログラム実行中に制御する.実機を用いた評価の結果,従来技術と比較して電力制約下の性能を最大67%向上できることを示している.第3の技術は大規模グラフ解析アプリケーションに特化したPRCI(Per-Row Channel Interleaving)である.近年,大規模グラフ解析は災害時避難経路決定など様々な社会問題解決への応用が期待されており,その高速かつ低消費電力な実行に対する要求が年々高まっている.PRCIは主記憶を構成するDRAM(Dynamic Random Access Memory)に搭載される行バッファを効果的に活用するための新しいアドレスマッピング方式であり,グラフの幅優先探索において従来方式からDRAMの電力効率を30%向上できることを示唆した.これら3つの提案は実機への実装も踏まえたより現実的かつ効果的なものであり,今後の高性能・低消費電力サーバプラットフォームの実現に大きく寄与するものである.


 
 
 (2017年5月4日受付)
取得年月日:2017年3月
学位種別:博士(工学)
大学:九州大学



推薦文
:(システム・アーキテクチャ研究会)


本論文は,計算機サーバの主要構成要素であるプロセッサと主記憶に着目し,電力効率を大幅に改善する新しい3つのアーキテクチャ技術を提案している.ハードウェア,オペレーティングシステム,アプリケーションのシステム階層を縦断した最適化方式であり,その新規性ならびに効果は高く評価できる.


著者からの一言


本研究を進めるにあたりご指導をいただいた井上弘士教授,ならびに,数多くの議論をしてくださった研究室の方々には心から感謝いたします.また,これまでさまざまな面でサポートしてくれた家族にも本当に感謝しています.博士課程での研究を通して培った知識や技術を活かし,計算機科学のさらなる発展に貢献できるようこれからも研究を続けていきます.