Research on Many-core Cooperative Caching

　従来のプロセッサの進歩のトレンドは，1つのプロセッサコアあたりの性能を高めることであったが，今やそれはハードウェアコストや消費電力に見合った戦略ではない．その代わりに，1つのチップに複数のコアを搭載するマルチコアが広く用いられるようになった．搭載されるコアの数は増加傾向にあり，この傾向が続けば数十〜数百のコアを持つメニーコアの時代が近く訪れることが考えられる．

 高性能なプロセッサにおいては，効率のよいメモリシステムを構成することの必要性が大きい．本研究ではその構成要素のひとつであるラストレベルキャッシュ （LLC）に注目する．特に，メニーコアとの親和性の高いLLCの構成として提案されている協調キャッシュ（Cooperative Caches）を対象とする．協調キャッシュでは専有型のキャッシュと同様に，各コアは自身に対する固定サイズのキャッシュ領域を与えられるが，必要に応じてそこから溢れたデータを他のコアのキャッシュ領域へと移動することが許可されている．これにより協調キャッシュはアクセス時間の短縮という専有型キャッシュと，容量の柔軟性という共有型キャッシュとの両方の利点を持ちうる．しかしその実現のためには，データの移動を適切に制御して，キャッシュ容量を大量のコアへと効率よく分配する手法が必要となる．

 効率的なキャッシュ容量の分配には，各コアに割り当てるキャッシュ容量を増減させた時の性能を予測することが必要である．ここで本研究では，あるデータがどのコアのキャッシュに存在しているかを記憶する，ディレクトリキャッシュとよばれる機構の特徴を利用した．性能低下を防ぐために，この機構にはいくらか余分な記憶領域が存在している．このことに注目し，この領域に残された情報を活用することで，ハードウェアの追加を最小限に抑えつつ，高精度な性能予測が可能となるのではと考えた．この考え方をもとに，本研究では協調キャッシュ向けの新たなデータ移動制御方式であるASCEND (Adaptive Spill Control with extra ENtries of Directory) を提案した．4コアのマルチコア環境と32コアのメニーコア環境とを想定した2種類のシミュレーションによる提案方式の評価を通し，いずれの環境でも既存方式を上回る効率を示すことを確認した．既存手法は2種類のいずれかの環境でしか効率の良い管理ができなかったことを考慮すれば，提案手法は効率とスケーラビリティ（メニーコアに対する適用性）を両立する初めての管理手法であるといえる．