高性能と低消費電力を実現するプロセッサに関する研究

近年，携帯情報端末を代表とする組込み機器用途のプロセッサは実装面積とバッテリ駆動の制約を受けるため，プロセッサは小型半導体チップに実装され，必要最低限の消費電力で要求される性能を実現するよう設計されている．今後も，大量のデータ処理とバッテリ駆動時間の延長のために，さらなる高性能と低消費電力が強く求められる．しかしながら，近い将来半導体プロセス技術の微細化の限界が懸念されており，単位面積に実装できる回路規模の増加を期待できない．そのため，回路規模増加を伴う性能向上手法はチップ面積の肥大化を招き，本手法に基づくプロセッサは組込み機器用途に不適となる．よって，省回路規模を前提とした高性能および低消費電力を実現するプロセッサが必要である．一方，汎用計算機用途のプロセッサは実装面積の制約が弱く，比較的大きな半導体チップに実装される．そこで，科学技術計算や画像処理の性能向上のために，膨大な計算量に見合う豊富なハードウェア資源を投入できる．しかしながら，汎用計算機用途でも消費電力は許容できない値に達しており，電力効率（＝性能／消費電力）に優れたプロセッサが求められている．

そこで，本研究では組込み機器と汎用計算機それぞれの用途に対して高性能と低消費電力を実現するプロセッサを提案する．まず組込み機器用途では，図-1のように異なる種類（方式）のプロセッサコアを並置したマルチコアプロセッサを比較対象とし，異種命令混在実行プロセッサOROCHI を提案する．図-2のようにOROCHIは各プロセッサコアのハードウェア資源を共有することで回路規模および静的消費電力を削減する．ここで，異なる種類の命令はVLIW型命令キューの上部と右部から投入され，VLIW型命令キューの下部から一斉に演算器へ発行される．これにより効率良く命令を実行することで電力効率を高めている．次に汎用計算機用途では，図-3と図-4に示されたメニコアプロセッサおよび粗粒度再構成プロセッサが注目されている．本研究ではこれらの長所を兼ね備えた線形アレイ型パイプラインプロセッサLAPP を提案する．図-5のようにLAPPはメニコアプロセッサの既存機械語命令を演算器に割り当て，粗粒度再構成プロセッサのようにデータパスを構築し，データを演算器に供給することでプログラムを実行する．このとき，必要なデータをデータメモリに予め準備しておくことで実行サイクル数が削減され，プログラムを高速実行できる．さらに，高速実行中に未使用回路を長期間・計画的に停止することで低消費電力化を実現できる．
 

図-1　マルチコアプロセッサ（比較対象）

 

図-2　OROCHI（提案）


図-3　メニコアプロセッサ（比較対象）


図-4　粗粒度再構成プロセッサ（関連研究）


図-5　LAPP（提案）

本研究では，シミュレーションとLSI 試作により，OROCHI がマルチコアプロセッサの79%の回路規模で1.31 倍の電力効率を実現することを示す．さらにLAPP が同回路規模のメニコアプロセッサの10.9倍の電力効率を実現することを示す．以上，本研究は実証的な研究開発により，高性能と低消費電力を実現するプロセッサの優位性を示している．詳細は博士論文を参照されたい．