エッジAIは、通信遅延が発生しないなどの利点があり、注目が集まっている。しかし、AIの演算量は膨大であり、デバイスによっては高速に推論処理を行うのは難しい。そこで私は、低コストで動作するエッジデバイスとしてSoC FPGAであるUltra96v2を、AIとしてResNet50を使用し、推論処理の高速化を目的とした研究を行っている。高負荷な演算を必要とするConv2D層などを回路で、それ以外の処理をCPUで行うことで、低リソースの回路での処理を実現している。これまでは、カーネルが1x1・3x3のConv2D層の処理を回路で実現していた。しかし、ResNet50にはカーネル7x7のConv2D層があり、これをCPUで処理すると大きな時間を消費してしまう。そこで、回路を用いて7x7のConv2D層を処理する方法を考案した。