畳み込み処理のハードウェアアクセラレータでは、畳み込み高速化アルゴリズムの一つであるWinogradアルゴリズムを用いて入力行列とフィルタ行列を別空間に変換することで乗算回数を減らすことができる。しかし、異なるサイズのフィルタに対してWinogradアルゴリズムを適用すると、フィルタサイズごとに畳み込みユニットが必要になるため、ハードウェアリソースが増大してしまう。本報告では、複数のフィルタサイズに対して適用できる共通の畳み込みユニットを提案し、高位合成を用いてFPGA上に実装、評価を行った結果について報告する。