テーマ ： FPGA応用および一般
（RECONF/CPSY/VLD研究会と共催、ARC/SIGEMB研究会と連続開催）
日 時 ： 2009年 1月29日(木) 08：40〜17：50
2009年 1月30日(金) 08：40〜17：50
会 場 ： 慶應義塾大学日吉キャンパス来往舎2階大会議室
（〒223-8521 神奈川県横浜市港北区日吉4-1-1, 東急東横線 日吉駅下車(徒歩1分）,
http://www.keio.ac.jp/access/ac_hiyoshi.html, 慶應義塾大学理工学部 天野英晴)
議 題 ： FPGA応用および一般
1月29日(木) 午前 リコンフィギャラブル・プロセッサ （08：40〜09：55）
(1) 08:40 - 09:05
動的リコンフィギャラブルプロセッサMuCCRA3の実装と再構成オーバヘッドの削減
○佐野 徹・天野英晴（慶大）
(2) 09:05 - 09:30
Effect of core size in a multicore reconfigurable architecture
○Vu Manh Tuan・Hiroki Matsutani・Naohiro Katsura・Hideharu Amano（Keio Univ.）
(3) 09:30 - 09:55
デュアル-Vth技術を用いた動的リコンフィギャラブルプロセッサの低消費電力化
○平井啓一郎・佐野 徹・加藤 勝・天野英晴（慶大）
−−− 休憩 （ 10分 ） −−−
1月29日(木) 午前 アプリケーション１ （10：05〜11：20）
(4) 10:05 - 10:30
FPGAアレイを用いてTFlopsを目指したポアソン方程式演算回路の実装と評価
○佐藤一輝・バートルスレン バルス・関根優年（東京農工大）
(5) 10:30 - 10:55
メタスタビリティを利用した真性乱数生成回路のFPGAによる実装
○畑 尚志・市川周一（豊橋技科大）
(6) 10:55 - 11:20
メッセージ駆動形IPコアインタフェースの一提案
○佐々木隆太・中村次男・冬爪成人・笠原 宏・田中照夫（電機大）
−−− 昼食 （ 60分 ） −−−
1月29日(木) 午後 光再構成アーキテクチャ （12：20〜13：35）
(7) 12:20 - 12:45
9コンテキスト・プログラマブル光再構成型ゲートアレイとライター
○久保田慎也・渡邊 実（静大）
(8) 12:45 - 13:10
4コンテキスト光再構成型ゲートアレイの実証
○間渕隆之・渡邊 実（静大）
(9) 13:10 - 13:35
反転・非反転ダイナミック光再構成アーキテクチャの比較評価
○加藤進一・渡邊 実（静大）
−−− 休憩 （ 10分 ） −−−
1月29日(木) 午後 FPGA実装設計 （13：45〜14：35）
(10) 13:45 - 14:10
時間多重I/Oを考慮した回路分割手法
○磯村達樹（北九大）・稲木雅人（広島市大）・高島康裕（北九大）・中村祐一（NEC）
(11) 14:10 - 14:35
FPGA 向けテクノロジ・マッピングにおける深さ最小ネットワーク生成のための効率的なカット列挙手法
○高田大河・松永裕介（九大）
−−− 休憩 （ 10分 ） −−−
1月29日(木) 午後 コンピュータシステム技術 （14：45〜16：00）
(12) 14:45 - 15:10
任意精度計算機アーキテクチャの提案
○橋本将平・戸塚雄太・牧野政道・安田 光・中村次男・冬爪成人・笠原 宏（電機大）
(13) 15:10 - 15:35
MXコアにおけるPE粒度変更による実行効率の改善
○溝上雄太・中野光臣・飯田全広・末吉敏則（熊本大）
(14) 15:35 - 16:00
テスト用Linuxクラスタシステムの試作
○北野皓一（職業大）・寺本晃司（雇用・能力開発機構）・堀田忠義（職業大）
−−− 休憩 （ 10分 ） −−−
1月29日(木) 午後 高位合成 （16：10〜17：50）
(15) 16:10 - 16:35
高位合成システムCCAPのAMPマルチコアシステム設計のための拡張
○石守祥之・石浦菜岐佐（関学大）・冨山宏之（名大）・神原弘之（京都高度技術研究所）
(16) 16:35 - 17:00
制御のタイミングスキューおよびストールに基づくLSIチューニング
○上原八弓・金子峰雄（北陸先端大）
(17) 17:00 - 17:25
フロアプランを考慮した高位合成のための高速なモジュール配置手法
○佐藤 亘・大智 輝・戸川 望・柳澤政生・大附辰夫（早大）
(18) 17:25 - 17:50
アプリケーションプロセッサのための高速かつ最適なパイプライン構成を持つSIMD演算ユニット合成手法
○渡辺隆行・戸川 望・柳澤政生・大附辰夫（早大）
1月30日(金) 午前 高位検証 （08：40〜09：30）
(19) 08:40 - 09:05
順序回路の上位設計記述における等価性指定の自動化手法
○許 金美・西原 佑・松本剛史・藤田昌宏（東大）
(20) 09:05 - 09:30
仕様から自動生成されたプロパティによるプロトコル変換器の形式的検証手法
○高 飛・西原 佑・松本剛史・藤田昌宏（東大）
−−− 休憩 （ 10分 ） −−−
1月30日(金) 午前 演算器最適化設計 （09：40〜11：20）
(21) 09:40 - 10:05
規則性予見演算器
○佐藤 仁・笠原 宏・中村次男・冬爪成人・田中照夫（電機大）
(22) 10:05 - 10:30
GAを用いた演算増幅器の素子値最適化における主成分分析による探索効率の向上
○竹原裕司（豊技大）・夏井雅典（東北大）・田所嘉昭（豊技大）
(23) 10:30 - 10:55
高精度ＲＴＬタイミングモデルの一検討
○中嶋将太・福井正博（立命館大）
(24) 10:55 - 11:20
抽象化処理の相互作用による概念の創造過程 〜 人間のように思考する電子頭脳 〜
○服部忠幸（なし）
−−− 昼食 （ 60分 ） −−−
1月30日(金) 午後 システムレベル設計 （12：20〜13：35）
(25) 12:20 - 12:45
組み込みシステム向けMPSoCのためのマルチレイヤ構造をとるバスアーキテクチャ最適化手法
○吉田陽信・戸川 望・柳澤政生・大附辰夫（早大）・橘 昌良（高知工科大）
(26) 12:45 - 13:10
命令メモリアクセス数削減に基づく低エネルギーASIP合成手法
○小林優太・戸川 望・柳澤政生・大附辰夫（早大）
(27) 13:10 - 13:35
DSP自動合成を指向したCDFGからの高速な複合演算抽出法
加藤俊之・○三宅貴章・大亦真一・西門秀人・山内寛紀・小林士朗（立命大）
−−− 休憩 （ 10分 ） −−−
1月30日(金) 午後 リコンフィギャラブル・アーキテクチャと論理合成 （13：45〜15：00）
(28) 13:45 - 14:10
応用領域に特化した小面積再構成可能ＨＷのカスタマイズ方式
○中谷正吾・梶原信樹・粟島 亨（日電）
(29) 14:10 - 14:35
大規模回路エミュレーション用90nmCMOSマルチコンテクストFPGAの遅延評価
○宮本直人・大見忠弘（東北大）
(30) 14:35 - 15:00
A synthesis and optimization model for dynamically reconfigurable processors
○Ratna Krishnamoorthy・Hiroaki Yoshida・Masahiro Fujita（Univ. of Tokyo）
−−− 休憩 （ 10分 ） −−−
1月30日(金) 午後 バス・配線アーキテクチャ （15：10〜16：25）
(31) 15:10 - 15:35
GALSシステムにおける非同期バスの実装
○堀 武宏・中村次男・冬爪成人・笠原 宏・田中照夫（電機大）
(32) 15:35 - 16:00
粒度可変論路セルにおける算術演算向け配線アーキテクチャの一検討
○佐藤嘉晃・趙 謙・尼崎太樹・飯田全広・末吉敏則（熊大）
(33) 16:00 - 16:25
動的リコンフィギャラブルプロセッサMuCCRAの結合網に関する研究
○加東 勝・佐野 徹・天野英晴（慶大）
−−− 休憩 （ 10分 ） −−−
1月30日(金) 午後 アプリケーション２ （16：35〜17：50）
(34) 16:35 - 17:00
NIDS専用正規表現マッチングマシンの構成とそのFPGA実装
○川中洋祐・若林真一・永山 忍（広市大）
(35) 17:00 - 17:25
高速モチーフ探索を目指したGibbs Sampling法のFPGAによる実装
○佐藤由香・田沢純子・宮崎敏明（会津大）
(36) 17:25 - 17:50
並列プロセッサDAPDNA-2を用いたリンクディスジョイント経路計算の高速解法
○木原 拓・清水 翔・高 山・荒川 豊・山中直明（慶大）・斯波康祐（IPFlex）
【問合先】
〒814-0001 福岡市早良区百道浜3-8-33
九州大学システムLSI研究センター
石原 亨
ishihara"at"slrc.kyushu-u.ac.jp
TEL: 092-847-5188
|