テーマ：FPGA応用および一般
（RECONF/CPSY/VLD研究会と共催、ARC/SIGEMB研究会と連続開催）
日 時 ： 2008年 1月16日（水） 10：15〜18：15
2008年 1月17日（木） 08：40〜18：05
会 場 ： 慶應義塾大学日吉キャンパス来往舎2階大会議室
（〒223-8521 神奈川県横浜市港北区日吉4-1-1、東急東横線 日吉駅下車（徒歩1分）、
http://www.keio.ac.jp/access/ac_hiyoshi.html、慶應義塾大学理工学部
天野英晴）
議 題 ： FPGA応用および一般
1月16日（水） 午後 SLDM/RECONF/CPSY/VLD招待講演 （10：15〜11：05）
（1） 10:15 - 11:05
［招待講演］Flex Power FPGA：デバイス、回路、アーキテクチャ、ソフトウェアにまたがる垂直統合型融合研究のささやかな試み
○小池汎平（産総研）
11:05 - 11:55
[ARC/EMB招待講演] 自動車組込みシステムの将来展望とシステム・オン・チップ・セット開発へのアプローチ
○石原秀昭（デンソー）
−−− 昼休み （ 60分 ） −−−
1月16日（水） 午後 高速化技術 （12：55〜14：35）
（2） 12:55 - 13:20
多階層制御回路を用いた高速制御システム
○前川裕明・田中柳一・関根優年（農工大）
（3） 13:20 - 13:45
FPGAアレイを用いたスケーラブルなReconfigurable HPC
○飯島浩晃・佐藤一輝・関根優年（農工大）
（4） 13:45 - 14:10
クラスタベースFPGAにおけるスモールワールドネットワーク化配線構造の評価
○西岡勇蔵・飯田全広・末吉敏則（熊大）
（5） 14:10 - 14:35
リコンフィギャラブルマシンSRC-6におけるDMA転送の最適化手法
○志田さや香・柴田裕一郎・小栗 清（長崎大）
−−− 休憩 （ 10分 ） −−−
1月16日（水） 午後 低消費電力化技術 （14：45〜16：25）
（6） 14:45 - 15:10
動的部分再構成による回路規模と消費電力の削減効果についての一考察
○堀 洋平・坂根広史・戸田賢二（産総研）
（7） 15:10 - 15:35
ランタイムパワーゲーティングを適用した回路での検証環境と電力見積もり手法の構築
○中田光貴・白井利明・香嶋俊裕・武田清大・宇佐美公良（芝浦工大）・関 直臣・長谷川揚平・天野英晴（慶大）
（8） 15:35 - 16:00
ランタイムパワーゲーティングを適用したMIPS R3000プロセッサの実装設計と評価
○白井利明・香嶋俊裕・武田清大・中田光貴・宇佐美公良（芝浦工大）・長谷川揚平・関 直臣・天野英晴（慶大）
（9） 16:00 - 16:25
レジスタトランスファレベル電力マクロモデリングおよびライブラリ構築の効率的手法
○大槻正明・河合真登・福井正博（立命館大）
−−− 休憩 （ 10分 ） −−−
1月16日（水） 午後 FPGAの応用 （16：35〜18：15）
（10） 16:35 - 17:00
2次割当問題に対するシストリックアルゴリズムに基づくハードウェア解法
○木村義洋・若林真一・永山 忍（広島市立大）
（11） 17:00 - 17:25
パターンを実行時に設定可能な正規表現ストリングマッチングマシンとFPGAによる実現
○川中洋祐・若林真一・永山 忍（広島市立大）
（12） 17:25 - 17:50
並列リコンフィギャラブルプロセッサDAPDNA-2を用いた集合被覆問題の高速解法
○石川浩行・清水 翔・荒川 豊・山中直明（慶大）・斯波康祐（IPFlex）
（13） 17:50 - 18:15
ハイブリッド法を用いたアドレス生成関数の構成法と更新法について
○中原啓貴・笹尾 勤・松浦宗寛（九工大）
1月17日（木） 午前 ICCAD報告と動作合成 （08：40〜10：05）
（14） 08:40 - 09:15
［招待講演］ICCAD報告
○松永裕介（九大）
（15） 09:15 - 09:40
レジスタ分散型アーキテクチャを対象とした高位合成のためのマルチプレクサ削減手法
○遠藤哲弥・大智 輝・戸川 望・柳澤政生・大附辰夫（早大）
（16） 09:40 - 10:05
FPGA向け動作合成のためのスケジューリングとメモリバインディングアルゴリズムについて
○佐川由己・貞方 毅・松永裕介（九大）
−−− 休憩 （ 10分 ） −−−
1月17日（木） 午前 高速データ通信と実装 （10：15〜11：55）
（17） 10:15 - 10:40
SIMD型プロセッサMXコアにおけるPE間データ通信の高度化
○溝上雄太・中野光臣・飯田全広・末吉敏則（熊本大）
（18） 10:40 - 11:05
並列ボリュームレンダリング・アクセラレータVisAの開発とその予備実装
○川原崇宏・三輪 忍・嶋田 創（京大）・森 眞一郎（福井大）・富田眞治（京大）
（19） 11:05 - 11:30
チップ間無線通信を用いた3次元動的リコンフィギャラブルデバイスの実装
○斉藤正太郎・杉森靖史・小浜由範・黒田忠広・長谷川揚平・天野英晴（慶大）
（20） 11:30 - 11:55
FIFOを用いて実現するアレイプロセッサのための効率的なデータ入出力機構の提案
○野本裕輔・佐藤由香・宮崎敏明（会津大）
−−− 昼食 （ 60分 ） −−−
1月17日（木） 午後 動的再構成技術とその応用 （12：55〜15：25）
（21） 12:55 - 13:20
ダイナミック光再構成アーキテクチュアの連続再構成における保持時間の解析
○瀬戸大作・渡邊 実（静岡大）
（22） 13:20 - 13:45
ダイナミック光再構成型ゲートアレイの高速再構成試験
○中島真央・渡邊 実（静岡大）
（23） 13:45 - 14:10
光再構成ゲートアレイのホログラムメモリに対する不良耐性解析
○篠原功次・渡邊 実（静岡大）
（24） 14:10 - 14:35
プロセッサモードを組み込んだALUベース動的再構成デバイス
○神山真一・廣本正之・越智裕之（京大）・中村行宏（立命館大）
（25） 14:35 - 15:00
動的部分再構成技術を用いたJPEGデコーダの機能分割実装
○八並泰一郎・吉廣秀章・久我守弘・末吉敏則（熊本大）
（26） 15:00 - 15:25
A preemption algorithm for a multitasking environment on the dynamically
reconfigurable processor
○Vu Manh Tuan・Hideharu Amano（慶大）
−−− 休憩 （ 10分 ） −−−
1月17日（木） 午後 プロセッサ向け最適化と開発環境 （15：35〜18：05）
（27） 15:35 - 16:00
アプリケーションプロセッサのL1データキャッシュ最適化手法
○東條信明・戸川 望・柳澤政生・大附辰夫（早大）
（28） 16:00 - 16:25
アプリケーションプロセッサのカーネル自動生成手法
○日浦敏宏・小原俊逸・戸川 望・柳澤政生・大附辰夫（早大）
（29） 16:25 - 16:50
A Hybrid Design Space Exploration Approach for a Coarse-Grained Reconfigurable
Accelerator
○Farhad Mehdipour（Kyushu Univ.）・Hamid Noori（ISIT）・Hiroaki Honda・Koji
Inoue・Kazuaki Murakami（Kyushu Univ.）
（30） 16:50 - 17:15
ソフトウェア開発環境自動構築ツールArchCのVLIW拡張
○森本剛徳（関学大）・久村孝寛（NEC）・石浦菜岐佐（関学大）・池川将夫（NEC）・今井正治（阪大）
（31） 17:15 - 17:40
ハードコンシャス記述：ハードウェア化を目的としたC言語の記述スタイル
○毛 カイ毅・天野英晴・堤 聡・Vasutan Tunbunheng（慶大）
（32） 17:40 - 18:05
高速HWSW協調シミュレーションモデル向けHDL変換コンパイラ
○伊藤康宏・菅原 豊・平木 敬（東大）
【問合先】
〒814-0001 福岡市早良区百道浜3-8-33
九州大学システムLSI研究センター
石原 亨
ishihara"at"slrc.kyushu-u.ac.jp
TEL: 092-847-5188