■請求書・領収書について
情報処理学会が発行するDAシンポジウムの請求書・領収書の額は、上記参加費の通りとなります。宿泊費、参加費個々の内訳は請求書に記載されません。参加費個々の内訳に関しては、当日、別紙にてお渡しいたします。
■申込/照会先
研究部門 シンポジウム係
E-mail:sig@ipsj.or.jp Tel（03）3518-8372 Fax（03）3518-8375
=================================================================================
■招 待 講 演
◆DAS招待講演（7月12日（水）13：00〜14：20 セッション1B-1）
「統計的タイミング解析のプロセサ設計への適用」 松岡 英俊（富士通研究所）、小松 裕成（富士通）
最先端の半導体プロセスが90nmから65nmの一層の微細化により、ばらつきが設計に与える影響は非常に大きくなってきた。動作周波数がGHzを超えるプロセサ設計では、従来のワースト条件に基づくタイミング設計では目標周波数を実現することはすでに困難となっている。
近年、各種解析において、ばらつきを統計的に扱う手法が注目されている。特に、統計的タイミング解析では、ランダムな遅延バラツキを確率分布として統計的に扱うことによって、バラツキを考慮した遅延をより正確に見積ることが可能となっている。すでに多くの研究がなされているが、実際のLSI設計に適用されている例は少ない。我々は、研究所と事業部が連携して、自社のマイクロプロセサ設計用タイミング解析ツールに統計的解析機能を組み込み、統計的タイミング解析ツールを実用化した。本講演では、前半で研究所での取り組んできた技術を解説し、後半では実際のプロセサ設計への適用に際して克服してきた様々な課題、設計フローの中での位置付け、適用事例などを解説する。
◆DAS/SWEST招待講演（7月13日（木）14：50〜16：10 セッション7A-1）
「システムLSIのC言語ベース設計の現状と将来」 若林 一敏（NEC）
ソフトウェアの高級言語コンパイラの実用化から遅れること30年、ようやくハードウェア向けの高級言語コンパイラの実用化が始まった。かつて「シリコンコンパイラ」と呼ばれた時代に想定した形式とは違ったが、C記述→動作合成→論理合成→レイアウト→チップという工程で実用的なLSIの自動化が可能となってきた。昨年度、我々はC言語ベースで設計した数百億円のチップを出荷している。本講演では、動作合成の基礎原理を紹介した上で、さらに実用化のために必要な種々の工夫について議論する。さらに、設計事例を通して、従来の人手設計と、動作合成回路の違い、優劣（勝つ場合負ける場合の理由付け）、うまくいった場合の特徴的な効果等を解説する。
また、最近話題となっている動的再構成チップ向けCコンパイラにもふれる。
=================================================================================
■プ ロ グ ラ ム
7月12日（水） ＊セッションB:会議室B セッションC:会議室C セッションE:会議室E
○[12：50〜13：00]開会の挨拶
●[13：00〜14：20]セッション1B：DAS招待講演 座長：小野寺秀俊（京大）
（1B-1） 統計的タイミング解析のプロセサ設計への適用
松岡英俊（富士通研）、小松裕成（富士通）
●[14：30〜16：10]セッション2B：微細化技術と配線 座長：岡田健一（東工大）
（2B-1） 統計的STA の精度検証手法
○小林宏行（日本シノプシス）、小野信任（ジーダット・イノベーション）、佐藤高史（東工大）、岩井二郎（数理システム）、橋本昌宜（阪大）
（2B-2） トランジスタと配線構造のばらつきを考慮した遅延時間のワーストケース解析
○福岡孝之、土谷 亮、小野寺秀俊（京大）
（2B-3） BGAパッケージにおける 配線混雑度を考慮した順行配線経路の自動生成手法
○富岡洋一、高橋篤司（東工大）
（2B-4） マルチカラムセル描画装置のためのCPマスク開発手法
○杉原 真（九州システム情報技術研）、中村健太、松永裕介、村上和彰（九大）
●[14：30〜15：45]セッション2C：非同期回路設計と論理合成 座長：大橋功治（JAIST)
（2C-1） 不用セルを再利用する論理診断に基づく論理再合成手法
○石原俊郎、新居良祐、飯田貴行、沼 昌宏（神戸大）
（2C-2） データフローグラフからの非同期式回路自動合成
○松本 敦（東工大）、米田友洋（NII）
（2C-3） Integer Linear Programmingを用いた束データ方式による非同期式回路のスケジューリング
○齋藤 寛（会津大）、米田友洋（NII）、南谷 崇（東大）
●[14：30〜16：10]セッション2E：SoC設計 座長：冨山宏之（名大）
（2E-1） 高位合成技術を利用したカスタム命令自動生成手法
○瀬戸謙修、藤田昌宏（東大）
（2E-2） 命令のビヘイビア記述からのプロセッサ生成手法の提案
○城 武史、坂主圭史、武内良典、今井正治（阪大）
（2E-3） 連携処理を考慮したネットワークプロセッサ合成システム
○中山敬史、戸川 望、柳澤政生、大附辰夫（早大）
（2E-4） 固定優先度調停方式バスにおける転送優先度探索手法の提案と評価
○伊藤隆浩、今井正治、武内良典、坂主圭史（阪大）
●[16：30〜18：10]セッション3B：配置手法と階層設計 座長：吉川雅弥（立命館大）
（3B-1） ソフトコンピューティングによる機能ブロック概略配置手法の開発と評価
○今井宏規、梅澤登志矢、相場泰孝、石川晴康、加藤晃央、江口一彦（愛知工大）
（3B-2） アナログレイアウトCADのための２次元コンパクションの一手法
○森田祐司、藤吉邦洋（東京農工大）
（3B-3） 同一機能ブロックを複数含む大規模回路の一階層設計手法
○岡本 匠、多和田茂芳、後藤 崇（NEC）、田形 充、高永 潤（NECソフトウェア北陸）
（3B-4） タイミングバジェットを不要とする階層設計手法
○田形 充（NECソフトウエア北陸）、中村祐一（NEC）
●[16：30〜17：45]セッション3C：テスト手法 座長：小松 聡（東大）
（3C-1） FPGA遠隔再構成環境における組込み自己テスト
○原田英雄（熊本大）、三股佳史（日立）、永田和生（熊本電波高専／熊本大）、久我守弘、末吉敏則（熊本大）
（3C-2） フルスキャン順序回路用2パターンテストに対するドントケア判定
○谷口謙二郎（九工大）、宮瀬紘平（JST）、梶原誠司、温 暁青（九工大）
（3C-3） ブリッジ故障対応IDDQ故障診断効率向上に向けた近接配線ペアリスト生成手法
○伊藤俊明、金本俊幾、小谷 憲、清水良浩（ルネサステクノロジ）、寺井正幸（大阪学院大）
●[16：30〜17：45]セッション3E：マルチプロセッサシステム設計 座長：戸川 望（早大）
（3E-1） Tightly-Coupled-Thread Model: A New Design Framework for Multiprocessor
System-on-Chips
○Tsuyoshi Isshiki、Mohammad Zalfany Urfianto、Arif Ullah Khan、Dongju
Li、Hiroaki Kunieda（東工大）
（3E-2） Data-driven Multiprocessor SoC Architecture Design Based on
Tightly-Coupled-Thread Model
○Mohammad Zalfany Urfianto、Arif Ullah Khan、Tsuyoshi Isshiki、Dongju
Li、Hiroaki Kunieda（東工大）
（3E-3） マルチプロセッサ対応ハードウェア/RTOS・コシミュレーション環境の実現
○古川貴士、近田慎一郎、本田晋也、冨山宏之、高田広章（名大）
○[19：00〜 ]懇親会
7月13日（木） ＊セッションA:会議室A セッションE:会議室E
●[9：00〜10：15]セッション4A：コデザイン 座長：八木浩行（STARC）
（4A-1） Java言語をベースにしたシステム設計手法の提案
○寺井裕幸、小山 学（近畿大）、中原和彦（Spansion Japan）、山田晃久（シャープ）、神戸尚志（近畿大）
（4A-2） バジェット追加ツールを活用したアーキテクチャ性能評価手法
○伊藤徳義（半導体理工学研究センター）、森 義一（沖ネットワークエルセスアイ）、
荒木 大（インターデザイン・テクノロジー）、 新舎隆夫（半導体理工学研究センター）
（4A-3） 動作合成におけるモジュール構成の最適化
○原 祐子、冨山宏之、本田晋也、高田広章（名大）
●[9：00〜10：15]セッション4E：検証手法 座長：北嶋 暁（大阪電通大）
（4E-1） 高位合成を利用したデータパス抽象化に基づく等価性検証手法
○西原 佑、松本剛史、藤田昌宏（東大）
（4E-2） 線形計画法に基づく逐次化を利用したシステムレベル設計での動作並列化の前後での等価性検証手法
○松本剛史、Thanyapat Sakunkonchak（東大）、齋藤 寛（会津大）、小松 聡、藤田昌宏（東大）
（4E-3） 複数のFPGAボードを使用した回路検証手法
○細川晃平、松本克裕、森 創司、田中克典、中村祐一（NEC）
●[10：30〜12：10]セッション5A：アーキテクチャ設計技術 座長：中村祐一（NEC)
（5A-1） タイミング違反を積極的に利用するプロセッサの評価のための回路遅延を考慮するアーキテクチャレベル評価環境の構築
○国武勇次、千代延昭宏、田中康一郎（九工大）、佐藤寿倫（九大）
（5A-2） レジスタ分散・共有併用型アーキテクチャを対象としたフロアプランを考慮した高位合成手法
○大智 輝、小原俊逸、戸川 望、柳澤政生、大附辰夫（早大）
（5A-3） 自己再構成アーキテクチャ評価検討のための合成ツール
○廣本正之、神山真一、中原健太郎、筒井 弘、越智裕之、中村行宏（京大）
（5A-4） 粒度可変論理セルを持つ再構成デバイスの実装効率評価
○松山和憲、山口良一、中山英明、尼崎太樹、飯田全広、末吉敏則（熊本大）
●[10：30〜12：10]セッション5E：低消費設計と電源解析 座長：佐藤高史（東工大）
（5E-1） バッファに着目した適応型周波数制御による消費電力削減手法
○山本達也、田宮 豊、富田憲範（富士通研）
（5E-2） 細粒度動的スリープ制御による動作時リーク電力低減手法
○大久保直昭、宇佐美公良（芝浦工大）
（5E-3） 主成分分析による電源電圧変動の統計的モデル化手法
○榎並孝司、橋本昌宜、尾上孝雄（阪大）
（5E-4） マイクロプロセサ設計における電源網設計・解析とその応用
○伊藤則之、吉竹昭博、小松裕成、芳野弘宣（富士通）、
天野靖雄、棚村佳保（富士通コンピュータテクノロジーズ）、
河村吉陽（AMD）、Chung-Kuan Cheng（University of California at San Diego）
●[13：15〜14：35]セッション6A：SWEST/DAS共同招待講演 座長：山崎 進（福岡知的クラスター研究所）
（6A-1） 機能安全規格の意図と動向について
田邊安雄（日本機能安全）
●[14：50〜16：10]セッション7A：DAS/SWEST共同招待講演 座長：浜口清治（阪大）
（7A-1） システムLSIのC言語ベース設計の現状と将来
若林一敏（NEC）
○[16：10〜16：20]閉会の挨拶
＊＊＊＊＊＊↓↓発表募集は終了しました↓↓＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊
システムLSIは、情報家電、携帯機器、コンピュータ、ネットワークシステムなど現在および将来の電子装置の進歩を支えるキーテクノロジーであります。そのテクノロジーを支える中心的技術の一つである設計自動化（DA）技術は、論理DA、レイアウトDA、テストDAといった各分野において飛躍的な進歩を遂げてきました。近年、集積回路微細化技術の進展によりシステムLSIが実現可能となり、従来のDA分野にソフトウェア、ハードウェア協調設計や組み込みシステム設計方法論などが加わり、システムLSI設計技術とよばれる新たな分野を形成しております。また、実際の設計に適用しての性能評価などにも関心が高まりつつあります。設計言語、設計資産（IP）などの国際的な標準化活動も活発化しております。
本シンポジウムではこうしたシステムLSIの設計技術およびDA技術の進展に貢献するべく、最新の技術発表と技術動向情報の交換を目的として発表と討論の場を提供するものです。今回は昨年に引き続きSWEST（組込みシステム技術に関するサマーワークショップ）と同時開催し、ソフトウエアまで含めた広いシステムLSI設計技術に関する討論を可能にします。
本シンポジウムに関する最新の情報は， システムLSI設計技術研究会ホームページ
でご覧になれます。
日 程 2006年7月12日（水）〜13日（木）
会 場 遠鉄ホテルエンパイア（静岡県浜松市舘山寺町1891番地）
主 催 情報処理学会 システムLSI設計技術研究会
【 論文募集要項 】
トピックス（予定）
システムＬＳＩ設計技術