11月30日（水） 午後
13:30 - 14:20
・IEICEフェロー就任記念講演
○三橋 隆 （日本ケイデンス）
11月30日（水） 午後
14:40 - 15:55
（1） 14:40 - 15:05
90nm標準CMOSプロセスを用いて試作した40Gb/s 4:1 MUX/1:4 DEMUX
○神田浩一・山崎大輔・山本拓司・堀中 実・小川淳二・田村泰孝・小野寺裕幸（富士通研）
（2） 15:05 - 15:30
ロータリエンコーダ用誤差測定回路の高度化
○玉真昭男・益田 正（静岡理工大）
（3） 15:30 - 15:55
Energy-Efficient Distributed Coordination Function for IEEE 802.11 Wireless
LAN
○Adil EL Bourichi・Hiroto Yasuura（Kyushu Univ.）
11月30日（水） 午後
16:10 - 17:25
（4） 16:10 - 16:35
非対称な信号遷移を用いた高速ダイナミック回路の論理合成手法
○森本薫夫・永田 真・瀧 和男（神戸大）
（5） 16:35 - 17:00
遅延変動特性を考慮したタイミング信号設計方式に関する検討
○今井 雅・近藤正章・中村 宏・南谷 崇（東大）
（6） 17:00 - 17:25
bit単位の遅延変動を考慮した高性能低消費電力演算回路の設計
○渡邊孝一・今井 雅・近藤正章・中村 宏・南谷 崇（東大）
12月1日（木） 午前
09:30 - 10:45
（7） 09:30 - 09:55
同位相構造に基づく特定用途を考慮したFPGAの相互接続遅延テスト
○矢葺光佑・大竹哲史・藤原秀雄（奈良先端大）
（8） 09:55 - 10:20
パス遅延故障を検出するための等距離遷移回路の提案
○趙 顯秀・吉田たけお（琉球大）
（9） 10:20 - 10:45
消費電力を考慮したマルチクロックドメインコアに対する再構成可能ラッパー設計
○田中 裕・米田友和・藤原秀雄（奈良先端大）
12月1日（木） 午前
11:00 - 12:15
（10） 11:00 - 11:25
Minimal Set of Essential Lifetime Overlaps for Exploring 3D Schedule
○Mineo Kaneko（JAIST）
（11） 11:25 - 11:50
動作合成におけるチェイニングに関する考察
○貞方 毅・松永裕介（九大）
（12） 11:50 - 12:15
レジスタ分散・共有アーキテクチャを対象としたフロアプラン指向高位合成手法
○大智 輝・戸川 望・柳澤政生・大附辰夫（早大）
12月1日（木） 午後
13:30 - 15:10
（13） 13:30 - 13:55
Pipelined Bipartite Modular Multiplier
○Marcelo E. Kaihara・Naofumi Takagi（Nagoya Univ.）
（14） 13:55 - 14:20
特定用途向け低ビット複合演算回路の設計
○大窪啓太・朝利壮吾・矢野智規・神戸尚志（近畿大）
（15） 14:20 - 14:45
Prefix graph における遅延時間の見積もり手法について
○松永多苗子（FLEETS）・松永裕介（九大）
（16） 14:45 - 15:10
加算器の消費電力の形式による比較
○水口貴之・味元伸太郎・橘 昌良（高知工科大）
12月1日（木） 午後
15:25 - 17:30
（17） 15:25 - 15:50
統計的遅延解析におけるモデルと精度に関する一考察
○新田 泉・本間克己・澁谷利行（富士通研）
（18） 15:50 - 16:15
重回帰分析による1次式によるインダクタンスを考慮した配線遅延の見積り
○鈴木康成・マルタ ディナタ．アンワー・戸川 望・柳澤政生・大附辰夫（早大）
（19） 16:15 - 16:40
オンチップグローバル配線における確定的/確率的ノイズとエラー率のモデル化
○湯山洋一・小林和淑・小野寺秀俊（京大）
（20） 16:40 - 17:05
セルレイアウトの歩留まり最適化のためのタイミング制約下におけるデコンパクション手法
○飯塚哲也・池田 誠・浅田邦博（東大）
（21） 17:05 - 17:30
3次元集積回路のためのフロアプラン探索
○太田秀典（農工大）・山田敏規（埼玉大）・児玉親亮・藤吉邦洋（農工大）
12月2日（金） 午前
09:30 - 10:45
（22） 09:30 - 09:55
スキャンテストにおけるキャプチャ時の低消費電力化に効果的なテスト集合変更について
○鈴木達也・温 暁青・梶原誠司（九工大）・宮瀬紘平・皆本義弘
（23） 09:55 - 10:20
A Broadside Test Generation Method for Transition Faults in Partial
Scan Circuits
○Tsuyoshi Iwagaki（JAIST）・Satoshi Ohtake・Hideo Fujiwara（NAIST）
（24） 10:20 - 10:45
畳込み圧縮器のガロア体上への拡張に関する一考察
○新井雅之・福本 聡・岩崎一彦（首都大）
12月2日（金） 午前
11:00 - 12:15
（25） 11:00 - 11:25
ソフトウェア互換ハードウェアを合成する高位合成システム CCAP における変数と関数の扱い
○西口健一・西村啓成・石浦菜岐佐（関西学院大）・神原弘之（京都高度技術研）
冨山宏之（名大）・高務祐哲・小谷 学（京大）
（26） 11:25 - 11:50
シナリオを用いたタスク及びバス転送へのサイクル割り当ての一手法
○山口聖二・谷本匡亮・中田明夫・東野輝夫（阪大）
（27） 11:50 - 12:15
ソフトウェア・ハードウェア協調設計における粒子追跡システムの設計
○上甲憲市・大口貴裕（近畿大）・大倉崇宜（日本圧着端子製造）
上津寛和・神戸尚志（近畿大）
12月2日（金） 午後
13:30 - 15:10
（28） 13:30 - 13:55
論理回路のSmall-World性およびScale-Free性の考察
○宮崎敏明（会津大）
（29） 13:55 - 14:20
限量子付ブール式の充足可能性判定を用いた論理式の最小因数分解手法
○吉田浩章・池田 誠・浅田邦博（東大）
（30） 14:20 - 14:45
LUTカスケード・エミュレータにおけるレール出力の符号化法について
○永安伸也・笹尾 勤・松浦宗寛（九工大）
（31） 14:45 - 15:10
LUTカスケード・エミュレータを用いた論理シミュレーションについて
○中原啓貴・笹尾 勤・松浦宗寛（九工大）
12月2日（金） 午後
15:25 - 16:15
（32） 15:25 - 15:50
時間付き信号遷移グラフの効率的縮約について
○米田友洋（ＮＩＩ）
（33） 15:50 - 16:15
Enhancing Transition Traversal Coverage for Symbolic Model Checking
by Considering the Circuit Structure
○Xingwen Xu・Shinji Kimura（Waseda Univ.）・Kazunari Horikawa・Takehiko
Tsuchiya（Toshiba）
----------
☆VLD研究会
【問合先】
松永 裕介 （九州大）
TEL 092-583-7621、FAX 092-583-1338
E-mail: matsunaga@c.csce.kyushu-u.ac.jp
◎最新情報は、VLD研究会ホームページをご覧下さい。
◎http://www.ieice.org/vld/index-j.html
☆ICD研究会今後の予定 [ ]内発表申込締切日
12月15日（木）〜16日（金） （予定） 高知工科大 [10月20日（木）]
テーマ：回路技術（一般、超高速・低電力・高機能を目指した新アーキテクチュア）
（オーガナイザ：西谷隆夫（高知工科大学））
2006年1月26日（木）〜27日（金） （予定） 機械振興会館 [11月14日（月）]
テーマ：デジタル・情報家電、放送用、ゲーム機用システムLSI
【問合先】
内山邦男（日立）
TEL 042-323-1111 （etx. 3701）、FAX 042-327-7737
E-mail: uchiyama@crl.hitachi.co.jp
☆DC研究会
【問合先】
戸田賢二
〒305-8568 茨城県つくば市梅園１−１−１ 産総研中央第二
情報技術研究部門
TEL 029-861-5840、FAX 029-861-5909
E-mail:k-toda@aist.go.jp、t7hosoka@cit.nihon-u.ac.jp
☆IPSJ-SLDM研究会
【問合先】
浜口清治 （大阪大学）
TEL 06-6850-6577、FAX 06-6850-6579
E-mail: hama@ist.osaka-u.ac.jp、
sig-sldm-kanji@ipsj.or.jp