Efficient Development Infrastructure for Innovative FPGA Accelerators

 計算機システムの性能はCPUやGPUの進化による恩恵を受け年々向上してきたが，アプリケーションによってはそれらの性能を最大限に活用できないことが問題となっていた．これを解決するため，アプリケーションに適した演算回路とデータ供給機構をFPGAに実装することによって計算機システム全体の演算性能と電力効率を向上させるアプローチがこの近年において注目されている．一方で，高性能なFPGAアクセラレータを実現するためには，設計者は，対象とするアプリケーションを高速に実行できるハードウェアアルゴリズムの設計や，FPGAに適したその実装，および検証を効率良く行う必要がある．そこで本研究では，高性能なFPGAアクセラレータの効率的な開発を実現するための基盤を提案する．そして，本研究で対象とすべき計算カーネルとしてステンシル計算とソーティングが適切であることをそれぞれの計算カーネルの特性と実アプリケーションに対する応用の面から論じ，それらのFPGAアクセラレータを提案する．

 まず，多数の小容量FPGAから構成される2次元ステンシル計算を高効率に実行するアクセラレータを提案した．この計算カーネルはメモリバンド幅が律速となるため，データセットをDRAMではなくFPGAの内部メモリに格納する．そのため，アクセラレータを構成するFPGAの数にしたがって，計算可能な問題サイズを変更することができる．各FPGAの位置を考慮して計算順序を最適化するスケジューリング手法，高度にパイプライン化された演算器，すべてのFPGAを正常に同期させる機構を実装することにより，提案する高性能アクセラレータが実現可能であることを示した．

 次に，FPGAを用いた高性能ソーティングアクセラレータを提案した．このアクセラレータは設計パラメータを調節することでハードウェア資源の使用量と性能とをカスタマイズ可能である．また，提案する性能モデルにより設計前にアクセラレータの性能を見積もることができる．さらに，メモリバンド幅によって実効性能が制約される問題を解決するため，ソーティングアクセラレータに適したデータ圧縮手法を提案した．評価結果はそのアクセラレータの高い性能を明らかにするとともに，その性能が導出した理論性能と同等であることを示した．また，アクセラレータの性能がメモリバンド幅に制約される場合においては，提案するデータ圧縮手法が有効であることも明らかにした．

 そして，これら2つのFPGAアクセラレータの開発を通じ，効率的なFPGAアクセラレータの開発を支援する基盤のために必要となる要素について論じた．実装するアクセラレータの規模が大きい場合，従来のシミュレータではアクセラレータの挙動を現実的な時間で検証することが困難である．これに対処するため，高速な検証を可能にする環境であるSimVerilogを提案した．提案手法はOpenMPによる並列化によってシミュレーションの高速化を図ることができる．マルチコア環境で提案手法と商用シミュレータとの速度を比較した結果から，提案手法の優れたシミュレーション速度を明らかにした．また，アクセラレータの開発から得られた知見および基盤の有用性を，異なるハードウェアプラットフォームや計算カーネルを対象に議論した．

 まとめると，本研究では，2つの基本的な計算カーネルを対象とした高性能なFPGAアクセラレータと，それらの開発の中で得られた知見から高性能なFPGAアクセラレータの効率的な開発を実現するための基盤とを提案し，それらの適用性，有用性，発展性を明らかにした．