日 時 ： 2007年 5月10日(木) 13：30〜17：00
2007年 5月11日(金) 09：30〜15：00
会 場 ： 京大会館（〒606-8305 京都市左京区吉田河原町15-9．
【新幹線の方】地下鉄烏丸線「丸太町駅」1番出口よりタクシー10分
【近県の方】京阪電車「丸太町駅」5番出口より徒歩10分．
http://www.kyodaikaikan.jp/ ）
★システムLSI設計技術研究会（IPSJ-SLDM）
主査 小野寺秀俊
幹事 内海功朗、石原 亨、田宮 豊
★VLSI設計技術研究会（VLD）
専門委員長 浜村博史 副委員長 石浦菜岐佐
幹事 澁谷利行、越智裕之
議 題 ：システム設計および一般
5月10日（木）
［13:30 - 14:45］●アーキテクチャ
（1） マトリックス型超並列プロセッサにおける変数の割り振り最適化手法
○小橋 晶・谷口一徹・坂主圭史・武内良典・今井正治（阪大）・中田 清（ルネサス）
（2） 部分的なデータフォワーディング機構を持つプロセッサのための発見的命令スケジューリング手法
○稗田拓路・田中浩明・坂主圭史・武内良典・今井正治（阪大）
（3） ディジタル変調に向いた演算機能を持つリコンフィギャラブル・アーキテクチャ
○小林礼貴・谷口一徹・坂主圭史・武内良典・今井正治（阪大）
［14:45-14:55］休憩 （ 10分 ）
［14:55 - 15:45］●Cベース設計事例
（4） SystemCを用いた動的再構成可能プロセッサのモデル開発
上田浩司・○北道淳司・黒田研一（会津大）
（5） 大語彙連続音声認識用出力確率計算回路アーキテクチャの一検討
○橋本 丈・才辻 誠・神戸尚志（近大）
［15:45-16:00］休憩 （ 15分 ）
［16:00 - 17:00］● パネル討論
（6） 高位合成を有効活用するか？活用をあきらめるか？
○福井正博（立命館大）
5月11日（金）
［09:30 - 10:45］●検証／最適化
（7） Automatic Generation of a Verification Environment for Hardware
Units -- Application to a Bus Bridge Design --
○Rafael Kazumiti Morizawa・Hiroaki Iwashita・Koichiro Takayama（Fujitsu
Labs）
（8） DAG カバリング問題の下限とそれを用いた厳密アルゴリズムについて
○松永裕介（九大）
（9） 離散遅延値を持つPDEを用いたクロックデスキュー手法
○橋爪裕子・大谷直毅・高島康裕（北九大）・中村祐一（NEC）
［10:45-10:55］ 休憩 （ 10分 ）
［10:55 - 12:10］●算術演算回路
（10）非同期単精度浮動小数点除算器の方式検討とFPGA実装
○廣本正之・高橋温子・神山真一・越智裕之・中村行宏（京大）
（11）楕円曲線暗号に適した並列型GF（2^m）digit-serial乗算器の設計
○奈良竜太・清水一範・戸川 望・柳澤政生・大附辰夫（早大）
（12）消費電力を考慮したprefix graph 合成手法について
○松永多苗子・松永裕介（九大）
［12:10-13:20］昼食 （ 70分 ）
［13:20 - 15:00］●微細化関連技術
（13）A Flexible Power and Task Modeling for LSI Blocks
○Tatsuya Koyagi・Masahiro Fukui（Ritsumeikan Univ.）・Resve Saleh（UBC）
（14）統計的静的遅延解析による指定良品率を達成する最大遅延値見積もり手法
○古屋宏基・小平行秀・高橋篤司（東工大）
（15）ハイレベルフロアプランシステムにおける電源配線最適化の一手法
○林 孝之・川上善之・福井正博（立命館大）
（16）ダミーフィルが配線の高周波特性に与える影響
○土谷 亮・小野寺秀俊（京大）
[問合先]
VLD研究会幹事：澁谷 利行
SLDM研究会幹事：石原 亨
e-mail:vld-0705apply@mail.ieice.org
◎最新情報は、SLDM研究会ホームページをご覧下さい。
◎http://www.ipsj.or.jp/sig/sldm/
＊＊＊＊↓↓発表募集は終了しました↓↓＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊
● 電子情報通信学会 VLSI設計技術研究会（VLD）
専門委員長：浜村博史 副委員長：石浦 菜岐佐 幹事：澁谷利行、越智裕之
● 情報処理学会 SLDM研究会（SLDM）
主査：小野寺秀俊 幹事：大西充久、内海功朗、浜口清治
以下の通り、SLDM/VLD共催の5月度研究会を開催いたします。
多数の発表申込みを頂きたくお願い申し上げます。
【テーマ】 「システム設計および一般」
【日程 】 平成19年5月10日（木）〜11日（金）
【会場 】 京大会館 （〒606-8305 京都市左京区吉田河原町15-9）
http://www.kyodaikaikan.jp/
【発表申込締切】
平成19年3月15日（木）
【原稿提出締切】
平成19年4月12日（木）
※ 今回より電子投稿。締切厳守となります。
【発表申込方法】
下記 URL の電子情報通信学会の研究会申し込みページより、
発表題目・著者・発表者・所属・論文概要（100-200文字程度）・連絡先などを記入
して申込みをお願いします。また、登壇発表者が発表時（5月）に学生であるか否か
を備考欄に記載下さいますようお願いいたします。
http://www.ieice.org/ken/program/index.php?tgid=VLD
【問合せ先】
VLD研究会：澁谷利行（富士通研）、越智裕之（京大）
SLDM研究会：浜口清治（大阪大学）
email: vld-0705apply@mail.ieice.org