日 程 ： 2005年11月30日（水）・12月1日（木）
会 場 ： 北九州国際会議場
議 題 ：
11月30日（水）
［14：40〜15：55］●一般セッション A （25分×3） プロセッサ・アーキテクチャI
（1） キャッシュ・ミス頻発ロード命令の特徴解析
○三輪英樹（九大）、堂後靖博（福大）、井上弘士、村上和彰（九大）
（2） ハードウェア解析システムによるバイナリコードの動的最適化
○請園智玲、田中清史（北陸先端大）
（3） Cellプロセッサにおけるアーキテクチャ決定と要素技術トレンドの関係
○山崎 剛、鈴置雅一（SCEI）、James Kahle、Peter Hofstee（IBM）、浅野滋博（東芝）
［16：10〜17：00］●一般セッション B （25分×2） プロセッサ・アーキテクチャII
（4） 冗長入力を付加したパーセプトロン分岐予測器
○渋川 誠、二ノ宮康之、阿部公輝、小林 聡（電通大）
（5） 公開鍵暗号を用いてプログラムの保護を行うプロセッサの開発
○城本正尋、田端猛一、酒井智也、島田貴史、北村俊明（広島市立大）
12月1日（木）
［9：30〜10：45］●一般セッション C （25分×3） 設計と実装
（7） 並列事前実行における連想検索装置の設計
○高 洪波、李 森、中島康彦、森眞一郎、富田眞治（京大）
（8） ディジットシリアル浮動小数点演算器を用いた高精度FFT回路の設計検討
○鈴木圭介、窪田昌史、谷川一哉、弘中哲夫（広島市立大）
（9） メッセージパッシングモデルを支援するパケット受信機構の実装
○北村 聡、宮部保雄（慶大）、中條拓伯（東京農工大）、田邊 昇（東芝）、天野英晴（慶大）
［11：00〜12：15］●一般セッション D （25分×3） 並列化と並列環境
（10）MiBenchの並列化及びオンチップマルチプロセッサの評価
○住吉正人、田辺靖貴、天野英晴（慶大）
（11）マルチコアプロセッサ上でのデータローカライゼーション
○中野啓史、浅野尚一郎、内藤陽介、仁藤拓実、田川友博、宮本孝道（早大）、
小高 剛 （東芝）、木村啓二、笠原博徳（早大）
（12）マルチプロセッサ向けμITRON OSの開発
○鈴木貴久、上方輝彦（富士通研）
［13：30〜15：10］●一般セッション E （25分×3+Extended Discussion） 特集 Funny Architecture
I
（13）大規模パイプラインステージ統合 −CPU内部からチップセットまで−
○嶋田 創、中島康彦、森眞一郎、富田眞治（京大）
（14）次々世代携帯端末による超大規模並列処理のためのアーキテクチャ
○中條拓伯、並木美太郎（東京農工大）
（15）めりはり型実行モデルに基づくアーキテクチャ
○近藤正章、中村 宏（東大）
［15：25〜17：30］●一般セッション F （25分×4+Extended Discussion） 特集 Funny Architecture
II
（16）統合型トレースキャッシュにおける分岐予測器のシミュレーション評価
○谷川一哉、斎藤正嗣、前田 元、弘中哲夫（広島市立大）、
小出哲士、マタウシュハンスユルゲン（広島大）
（17）分岐予測器における予測性能とエントロピー
○横田隆史、大津金光（宇都宮大）、古川文人（帝京大）、馬場敬信（宇都宮大）
（18）可変構造型デバイスを用いた神経回路網シミュレータの実現に関する検討
○長名保範、吉見真聡、天野英晴（慶大）
（19）オンチップ評価機構を搭載した自己タイミング型パイプラインシステムの検討
○三宮秀次、小笠原新二、岩田 誠（高知工科大）
＊＊＊＊＊＊＊＊＊＊＊＊↓発表募集は終了しました↓＊＊＊＊＊＊＊＊＊＊＊＊＊
日 程 ： 2005年11月30日（水）〜2005年12月1日（木）（場合によっては12月2日（金）まで）
会 場 ： 北九州国際会議場
テ ー マ ：
デザインガイア2005 「Funny Architecture特別セッション・チップマルチプロセッサおよび一般」（ARCテーマ）
デザインガイアでのARC関連では、一般テーマ発表に加えて、新たな試みとして、Funny Architecture特別セッションを設け、5〜10年後に研究として盛り上がりが期待できるような、アイディアのみでとにかく面白いものの提案を広く募集します。
本セッションでは、Short Paper、Short Presentationとし、評価や技術的裏づけを求めません。御発表時間は10分としつつ、質疑応答を15分確保し、積極的な前向き議論を期待しています。また、本セッションで発表されたアイディアが数年後に花開いた場合には、5、10年後にアーキテクチャ研究会として表彰を行うことを検討しております。
また、例年通り広くチップマルチプロセッサ技術、マルチスレッドプロセッサ技術に関する論文投稿をお待ちしております。