● ARC-1 チップ内回路とリコンフィギュアラブルシステム 10:00 〜12:00
(1) オンチップマルチプロセッサ向け内部接続網の検討
藥袋俊也, 緑川隆, 田辺靖貴, 茂野真義,天野英晴(慶應義塾大学理工学研究科)
(2) 科学技術計算向けFPGA 基板の設計と評価
溝口大介, 荒木健悟, 石橋政一,佐々木徹(株式会社アプリオリ・マイクロシステムズ),青木すみえ, 棚橋隆彦(慶應義塾大学)
(3) 空間分割を行う再構成可能ハードウェアにおける動的資源割り当て
高田正法(東京大学工学部電子情報工学科), 上村明, 森晃平,岡部淳, 坂井修一,田中英彦(東京大学大学院情報理工学系研究科電子情報学専攻)
(4) 倍精度浮動小数点指数関数計算回路の設計
河瀬朋範, 高木直史,高木一義(名古屋大学大学院工学研究科情報工学専攻)
● ARC-2 プロセッサアーキテクチャ 13:00 〜 15:30
(5) 並列計算機JUMP-1 のMBP-light の命令セットアーキテクチャの評価
鈴木紀章, 天野英晴(慶大)
(6) Responsive Multithreaded (RMT) Processor の設計・実装
伊藤務(慶應義塾大学), 内山真郷(東芝), 佐藤純一,薄井弘之, 松浦克彦, 山崎信行(慶應義塾大学)
(7) Responsive Multithreaded (RMT) Processor の同期機構の設計と実装
薄井弘之(慶應義塾大学), 内山真郷(東芝), 伊藤務,山崎信行(慶應義塾大学)
(8) Responsive Multithreaded (RMT) Processor 用バス機構の設計と実装
一ノ瀬信征, 佐藤純一, 山崎信行(慶応義塾大学)
(9) マルチスレッド技術を用いたマルチメディア処理向けベクトルユニットの設計と実装
松浦克彦, 伊藤務, 山崎信行(慶應義塾大学)
● ARC-3 コンパイラとスレッド技術 15:50 〜17:20
(10) Fast, Effective Instruction Generation Algorithm for Queue-Java Compiler
(QJAVAC)
Wang Li Qiang, Ben A. Abderazek, Soichi Shigeta,Tsutomu Yoshinaga, Masahiro
Sowa(The Univ. of Electro-Communications)
(11) スタティックスケジューリングを用いたデータローカライゼーションにおける配列間パディング
石坂一久(早稲田大学), 小幡元樹(日立製作所),笠原博徳(早稲田大学)
(12) スレッド投機実行におけるエッジに着目したスレッド分割手法
田代大輔, バルリニコデムス, 坂井修一,田中英彦(東京大学)
論文募集は3月7日をもって締め切らせていただきました。
日程 平成15年5月8日(木)
会場 慶應義塾大学（横浜市日吉）
議題 特集テーマ： アーキテクチャとコンパイラの協調および一般
発表申込締切 平成15年3月7日(金)
発表申込方法
ARC のホームページ http://www.hpcc.jp/sigarc/
を参照の上, 研究会発表
申込フォーマットにて arc-kanji@m.aist.go.jp
までお申し込み下さい.
＊研究会HP: http://www.hpcc.jp/sigarc/