独自ベクトル拡張を施したRISC-Vプロセッサに外部のメモリであるSDRAMからベクトルレジスタへデータを読み込むベクトルロード・ストア命令を行う機構を開発する。組込みシステムではメモリとのデータ転送幅が十分でないことが多く、効率的な転送を行う必要がある。本研究ではプロセッサからSDRAMへのアクセスの制御を行うメモリコントローラを導入する。このメモリコントローラによりSDRAMが持つ複数の異なるバンクへ並列にアクセスを行う。メモリアクセスの処理はバンクごとに独立しているため直前のメモリアクセスの終了を待たずに次のアクセスを開始することが可能となる。これによりプロセッサ、SDRAM間のデータバスの有効活用を図る。