本稿では、センサ端末上で時系列センサデータをニューラルネットワーク処理するためのハードウェア構成を議論する。提案構成は、プロセッサとプログラマブルロジックとの間のデータ移動を低減することに着目したものである。提案ハードウェア構成をFPGAに実装し、1ミリ秒以下の処理時間で、数ワット程度の消費電力のデバイスを用いて時系列センサデータを処理できることを示した。