システム開発の上流工程において、リソースサイジングを行う際には待ち行列モデルを用いることが一般的である。既存のサイジング手法は、1処理当りのリソース消費量を計測し、その値から高負荷条件での応答時間を見積もるが、課題として次の点がある。①計測環境と本番環境が異なる場合、その差を考慮する必要がある。②メモリ量によるボトルネックの発生の有無と発生時の性能劣化を検討する必要がある。本発表では上記の課題に対応したサイジング手法の検討結果を報告する。