情報処理学会 第80回全国大会講演要旨

　3D NANDフラッシュメモリの製造技術を用いた積層型論理回路の高速化の研究した。またその製造技術として可変トレンチ深さ形成技術と、高速・低消費電力特性実現に向けた通過トランジスタの最適設計法を新たに考案した。新たな設計法を用いることにより、余分なトランジスタが省かれて、遅延時間が30~50%減少できることがわかった。今回発表する方式は、高速で低コストな積層型論理回路を実現する方法として有力である。