3A-05
TCIを用いた3次元積層型DNN向けアクセラレータSNACCの設計と評価
○坂本龍一，高田　遼，石井　潤，近藤正章，中村　宏（東大），大久保徹以，小島拓也，天野英晴（慶大）
近年,組込みシステム向けに高電力効率なディープニューラルネットワーク
(DNN)向けアクセラレータの開発が重要になっている.我々は,組込みシス
テム向けに高電力効率で多様なネットワーク構造に対応できる柔軟性を持ち,
かつTCI (ThruChip Interface)を用いた3次元積層が可能なDNNアクセラレータ
SNACCを開発している.本稿では,3次元積層型アクセラレータのスケーラ
ビリティ評価として,4コア構成のLSIチップ実装をもとに,積層するLSIの枚
数とデータ転送バンド幅を変えた場合のエネルギー効率をシミュレーション
により評価する.
footer 著作権について 倫理綱領 プライバシーポリシー セキュリティ 情報処理学会