情報処理学会 第80回全国大会講演要旨

ビルディングブロック型計算システムでは、積層されるチップは個々に最適な電源電圧を
選べるため、超低電圧で動作するプロセッサチップと比較的高電圧で動作する他のチップを
自由に選択して、積層することが可能である。一方、超低電圧プロセッサ内部で
メモリマクロを使用する場合、既存の超低電圧SRAM(8T/10T-SRAM)は、通常は
ライブラリベンダから供給されないという問題点があり、超低電圧プロセッサを設計する上で
大きな課題となっていた。本稿では、スタンダードセルとデジタル設計フローを用いて
超低電圧メモリマクロを実現するスタンダードセル・メモリ(SCM)技術について述べ、
SCMとSilicon-on-Thin-BOX(SOTB)デバイスを組合せた新しい超低消費エネルギーの
メモリマクロ設計技術と、ビルディングブロック型計算システムへの応用事例について述べる。