2A-01
オフチップ相互結合網向け不規則トポロジのための容易に実装可能なルーティングアルゴリズム
○河野隆太，中原　浩（慶大），藤原一毅（NII），松谷宏紀，天野英晴（慶大），鯉渕道紘（NII）
高性能並列計算機の大規模化に伴い，並列アプリケーションの性能に対して通信遅延の及ぼす影響がますます大きくなっている。我々これまでの研究により、スイッチ間の接続をランダム化することにより低遅延なネットワークを実現可能であることが分かったが、既存の規則的なルーティング手法を用いることができず、ルーティングテーブルのサイズが大きくなる問題があった。本研究では、配線長に上限を設けた2次元格子上のランダムトポロジに対し、各ノードに座標上で隣り合うノードへの最短経路と一定ホップ数先のノードへの最短経路を持たせることにより、従来に比べ通信遅延の悪化率を最小で6%に抑えつつ、ルーティングテーブルのサイズを58%減らすことに成功した．
footer 著作権について 倫理綱領 プライバシーポリシー セキュリティ 情報処理学会