AI時代のコンピューティング基盤

第5回:人工知能時代のコンピューティング基盤

日時:
2018年11月27日(火) 10:00~16:45
会場:
学術総合センター内 一橋大学一橋講堂中会議室2-4一体(本会場) 受付開始:9:30~
大阪大学中之島センター7F 講義室702(遠隔会場) 受付開始:9:30~
東北大学電気通信研究所 本館1階 オープンセミナールーム(遠隔会場) 受付開始:9:30~

近年、機械学習や最適化問題の求解など、様々な人工知能処理の応用が注目を集めています。それに伴い、高性能(高いスループット、小さいレイテンシ)、低消費電力、低コストで人工知能処理を実現するためのハードウェア・プラットフォームの存在がひときわ重要視されるようになってきました。そこで本セミナーでは、人工知能処理基盤を支えるコンピューティング技術に関する最新動向を紹介します。その内容は、汎用アクセラレーションを牽引する最新 GPU 技術、専用 LSI による高効率ニューラルネットワーク処理技術、最適化問題を対象としたアニーリング技術、新しい概念に基づく確率的コンピューティング技術、と多岐に渡ります。また、セミナーの最後には講師陣によるパネルディスカッションを行い、人工知能処理基盤の将来を展望します。

オープニング[10:00~10:05]

コーディネータ:井上 弘士(九州大学 大学院システム情報科学研究院 教授)

【略歴】1996年に九州工業大学大学院情報工学研究科博士課程(前期)、2001年に九州大学大学院システム情報科学研究科情報工学専攻博士課程(後期)をそれぞれ修了。博士(工学)。2001年より福岡大学工学部電子情報工学科助手。2004年より九州大学大学院システム情報科学研究院助教授、2015 年より同大教授、現在に至る。高性能/低消費電力プロセッサ/メモリ・アーキテクチャ、スーパーコンピューティング、超伝導コンピューティング、ナノフォトニック・コンピューティング、などに関する研究に従事。2000年情報処理学会創立40周年記念論文賞、2008年科学技術分野の文部科学大臣表彰若手科学者賞。

セッション1[10:10~10:50]

ワークロードから見たDeep Learningに適した計算インフラ

Deep Learning(DL)による画像認識分野における著しい性能向上を契機として、様々な「情報処理」分野で変革が起きている。画像・音声・言語など、認知やパターンに基づくアプリケーションへのDLの適用は「分進時歩」で進んでいる。それに伴い、ソフトウェアの開発手法は変化を迫られ、それを支える計算インフラも最適なアーキテクチャが模索されている。DLが実用的になった要因として良く挙げられるのは、学習テクニックの洗練、データ量の増加、演算パワーの増大の3点である。演算パワーに関しては、DLモデル学習時のワークロードの中でも、特に計算量が多く高負荷な行列積を高速に処理できることが重要と言われる。そのため、AI向けプロセッサとして行列積に特化したチップの研究開発が様々な組織で行われているいるが、それは正しい方向性だろうか?本稿では、この数年間、GPUを用いてDL加速を支援してきたベンダーの立場から、実ワークロードをベースとして、今後DLで何が重要になるかを議論する。

講師:成瀬 彰(NVIDIA Developer Technology Senior developer technology engineer)

【略歴】1996年、名古屋大学大学院工学系研究科修士課程修了(情報工学専攻)。同年、富士通研究所に入社、大規模サーバシステム開発、HPCシステム開発など、様々なプロジェクトに参加、関連ハードウェア・ソフトウェアの研究開発に従事。2013年、NVIDIAに入社、HPCとDL分野の様々なアプリケーション・アルゴリズムのGPU向け並列化・最適化に従事、GPUコンピューティングの普及に務める。

セッション2[10:55~11:35]

DNNアクセラレーション技術の現状と展望

深層ニューラルネットワーク(DNN)技術の勃興と共に、世界中で多くのDNN処理アーキテクチャ・DNNハードウェアの研究が進んでいる。この講演では、このトレンドがなぜ起こっているか、国内外でその最新状況はどう進展しつつあるか、を解説するとともに、北大で取り組んでいるDNNアクセラレータアーキテクチャとチップの研究(VLSI2017で発表したバイナリ/ターナリDNNチップ、ISSCC2018で発表したログ量子化DNNチップ、その他最新の発表)、それに呼応するDNN学習手法や合成手法の研究等についても紹介する。

講師:本村 真人(北海道大学 大学院情報科学研究科 教授)

【略歴】1987年京都大学理学部修士、1996年同博士(工学)。1987年よりNECにてリコンフィギュラブルハードウェア、オンチップマルチプロセッサ等の研究開発と事業化に従事。1992年MIT客員研究員。2011年より北海道大学教授。リコンフィギュラブルアーキテクチャ/人工知能向けハードウェアアーキテクチャの研究などに従事。1992年IEEE JSSC Best Paper Award、1999年IPSJ年間最優秀論文、2011年IEICE業績賞を各受賞。

セッション3[11:40~12:20]

Time-Domain Neural NetworkによるDeep Learning向け推論専用HW

クラウドとの通信に掛かるレイテンシ・消費電力やプライバシー・セキュリティの観点から、エッジデバイス上でのAI・Deep Learning推論演算の需要が高まっており、エネルギー効率の良い推論専用HWの開発が盛んになってきている。本講演では、遅延時間をアナログ信号として利用するTime-Domain Neural Network (TDNN)をベースとした推論専用HWを紹介する。TDNNは、エネルギー効率の良いアナログ演算を活用するだけでなく、完全並列演算が可能なアーキテクチャを採用しており、メモリから演算器へのデータ移動に掛かるエネルギーを低減することで推論演算のエネルギー効率を向上させている。また、アナログ回路のバラつき等の非理想的な影響を緩和することが可能な学習技術についても紹介する。

講師:出口 淳(東芝メモリ株式会社 システム技術研究開発センター 主査)

【略歴】2006年3月に東北大学にて博士(工学)を取得。2004年にはカリフォルニア大学サンタクルーズ校にて客員研究員として医用生体工学関連の研究に従事。2006年4月に株式会社東芝に入社後、無線通信、CMOSイメージセンサ、高速I/O、Deep Learning/Neuromorphicチップ向けのアナログ・RF回路設計を担当。2014~2015年にはマサチューセッツ工科大学にて客員研究員として脳神経科学関連の研究に従事。2017年に東芝メモリ株式会社に異動後、先端回路設計チームのResearch Lead。20016年よりIEEE ISSCC、2017年よりIEEE ASSCCのTPCメンバ。

セッション4[13:20~14:00]

お客様のビジネスを加速する富士通の先端テクノロジー「デジタルアニーラ」について

「デジタルアニーラ」は、デジタル回路により実現したアニーリングマシンであり、D-Wave社の量子アニーリングマシンと同様に組合せ最適化問題を高速に処理します。2017年に発表し、2018年より正式提供を開始するデジタルアニーラの特徴と仕組みを解説し、デジタルアニーラが切り開く新たなビジネスの可能性について、富士通のAIであるZinraiおよびロボットAIプラットフォームとともに、応用事例を交えて紹介します。

講師:東 圭三(富士通株式会社 AIサービス事業本部 本部長)

【略歴】大阪府出身。京都大学工学部卒業後、富士通株式会社に入社。サーバ用OSの研究開発を経て、Zinraiおよびデジタルアニーラ、ロボットAIプラットフォームの3つの事業をAIサービス事業本部の本部長として統括。

セッション5[14:05~14:45]

量子アニーリング及び関連技術の研究開発の現状と展望

組合せ最適化問題を高速かつ高精度に処理できると期待されている計算技術として、量子アニーリングの研究開発が近年精力的に行われている。もともと量子アニーリングは、量子システムのダイナミクスの理論物理学的研究として1998年に発表された。量子アニーリングを実現する商用マシンが2011年に発表されたのを契機に、新たな非ノイマン型計算技術としての側面を明確に意識した研究開発が着実に進んでいる。本講演では、量子アニーリングの計算原理、量子アニーリング専用機の特徴、そして現在世界的に進められている量子アニーリングの研究開発の現状を述べる。また、量子アニーリングと類似の計算技術についても紹介する。最後に、これら一連の計算技術の研究開発において解決すべき課題や将来展望について議論する。

講師:田中 宗(早稲田大学 グリーン・コンピューティング・システム研究機構 主任研究員(研究院准教授)/科学技術振興機構 さきがけ研究者)

【略歴】2008年3月に東京大学にて博士(理学)を取得。東京大学物性研究所特任研究員、近畿大学量子コンピュータ研究センター博士研究員、JSPS特別研究員(受入機関:東京大学大学院理学系研究科化学専攻)、京都大学基礎物理学研究所基研特任助教、早稲田大学高等研究所助教、同准教授を経て、現職。JSTさきがけ研究者及び、IPA未踏ターゲットプロジェクトマネージャーを兼任。量子アニーリングや関連技術のハード、ソフト、アプリ探索の研究開発を共同研究者の方々と推進中。

セッション6[14:50~15:30]

ポストCMOS回路技術が拓くAIハードウェアパラダイム

人工知能(Artificial Intelligence; AI)は、近年、その有用性がさまざまな分野で認識されつつあり、その有用性は今後益々高まることが期待されている。一方、クライド型でAIを利用する際に、その限界(例えば、多数のユーザが同時に利用した際の実時間応答性など)が懸念されており、AIハードウェアの研究開発の重要性が近年着目されている。本講演では、従来までのCMOS回路方式によりAIハードウェアを実現した際の問題点等を述べると共に、その限界を克服する新しい回路方式を紹介する。具体的には、不揮発性記憶デバイス(Magnetic Tunnel Junctionデバイス等)を利用した不揮発ロジック、Stochasticロジックについて、その可能性や有用性を適用事例も交えて紹介する。

講師:羽生 貴弘(指定国立大学東北大学 電気通信研究所 新概念VLSIシステム研究室 教授、教育研究評議員)

【略歴】1984年3月東北大・工学部卒、1989年3月同大大学院博士課程了(工学博士)。同年4月東北大・工・助手、1993年2月東北大・工・助教授、同年4月同大大学院情報科学研究科・助教授、2002年4月同大電気通信研究所教授、現在に至る。不揮発性ロジックとその超低消費電力LSIの設計・実現に関する研究に従事。

パネル討論[15:40~16:45]

超スマート社会を支えるコンピューティング技術とは?

超スマート社会の到来を目前に控えた今、その情報処理基盤となるコンピュータシステムは大転換期を迎えつつある。特に、人工知能処理応用が急速に普及し、我々の社会生活の根幹を支える、言わば、インフラ的役割を担うまでになってきている。その一方で、コンピュータシステムの飛躍的かつ継続的な進化を支えてきた半導体の微細化はついに限界を迎えつつある(ポストムーア時代の到来)。このような状況において、我々はどのようなコンピューティング・プラットフォームを構築し、かつ、それをどう活用すべきであろうか?本パネルではこの問いに対する解を探索する。

司会:井上 弘士(九州大学 大学院システム情報科学研究院 教授)

【略歴】1996年に九州工業大学大学院情報工学研究科博士課程(前期)、2001年に九州大学大学院システム情報科学研究科情報工学専攻博士課程(後期)をそれぞれ修了。博士(工学)。2001年より福岡大学工学部電子情報工学科助手。2004年より九州大学大学院システム情報科学研究院助教授、2015 年より同大教授、現在に至る。高性能/低消費電力プロセッサ/メモリ・アーキテクチャ、スーパーコンピューティング、超伝導コンピューティング、ナノフォトニック・コンピューティング、などに関する研究に従事。2000年情報処理学会創立40周年記念論文賞、2008年科学技術分野の文部科学大臣表彰若手科学者賞。

パネリスト:成瀬 彰(NVIDIA Developer Technology Senior developer technology engineer)

【略歴】1996年、名古屋大学大学院工学系研究科修士課程修了(情報工学専攻)。同年、富士通研究所に入社、大規模サーバシステム開発、HPCシステム開発など、様々なプロジェクトに参加、関連ハードウェア・ソフトウェアの研究開発に従事。2013年、NVIDIAに入社、HPCとDL分野の様々なアプリケーション・アルゴリズムのGPU向け並列化・最適化に従事、GPUコンピューティングの普及に務める。

パネリスト:本村 真人(北海道大学 大学院情報科学研究科 教授)

【略歴】1987年京都大学理学部修士、1996年同博士(工学)。1987年よりNECにてリコンフィギュラブルハードウェア、オンチップマルチプロセッサ等の研究開発と事業化に従事。1992年MIT客員研究員。2011年より北海道大学教授。リコンフィギュラブルアーキテクチャ/人工知能向けハードウェアアーキテクチャの研究などに従事。1992年IEEE JSSC Best Paper Award、1999年IPSJ年間最優秀論文、2011年IEICE業績賞を各受賞。


パネリスト:出口 淳(東芝メモリ株式会社 システム技術研究開発センター 主査)

【略歴】2006年3月に東北大学にて博士(工学)を取得。2004年にはカリフォルニア大学サンタクルーズ校にて客員研究員として医用生体工学関連の研究に従事。2006年4月に株式会社東芝に入社後、無線通信、CMOSイメージセンサ、高速I/O、Deep Learning/Neuromorphicチップ向けのアナログ・RF回路設計を担当。2014~2015年にはマサチューセッツ工科大学にて客員研究員として脳神経科学関連の研究に従事。2017年に東芝メモリ株式会社に異動後、先端回路設計チームのResearch Lead。20016年よりIEEE ISSCC、2017年よりIEEE ASSCCのTPCメンバ。

パネリスト:東 圭三(富士通株式会社 AIサービス事業本部 本部長)

【略歴】大阪府出身。京都大学工学部卒業後、富士通株式会社に入社。サーバ用OSの研究開発を経て、Zinraiおよびデジタルアニーラ、ロボットAIプラットフォームの3つの事業をAIサービス事業本部の本部長として統括。

パネリスト:田中 宗(早稲田大学 グリーン・コンピューティング・システム研究機構 主任研究員(研究院准教授)/科学技術振興機構 さきがけ研究者)

【略歴】2008年3月に東京大学にて博士(理学)を取得。東京大学物性研究所特任研究員、近畿大学量子コンピュータ研究センター博士研究員、JSPS特別研究員(受入機関:東京大学大学院理学系研究科化学専攻)、京都大学基礎物理学研究所基研特任助教、早稲田大学高等研究所助教、同准教授を経て、現職。JSTさきがけ研究者及び、IPA未踏ターゲットプロジェクトマネージャーを兼任。量子アニーリングや関連技術のハード、ソフト、アプリ探索の研究開発を共同研究者の方々と推進中。

パネリスト:羽生 貴弘(指定国立大学東北大学 電気通信研究所 新概念VLSIシステム研究室 教授、教育研究評議員)

【略歴】1984年3月東北大・工学部卒、1989年3月同大大学院博士課程了(工学博士)。同年4月東北大・工・助手、1993年2月東北大・工・助教授、同年4月同大大学院情報科学研究科・助教授、2002年4月同大電気通信研究所教授、現在に至る。不揮発性ロジックとその超低消費電力LSIの設計・実現に関する研究に従事。