◎田村　慧・山田親稔（沖縄高専）・市川周一（豊橋技科大）

本稿では，ICカードなどの小型暗号機器向けに，高速かつ小型な剰余乗算回路を設計することを目的とする．先行研究では，剰余を高速に求めることのできる高基数型モンゴメリ乗算に基づいた回路構成が提案されていたが，複数の演算器が必要であり，回路規模が大きい．そこで本研究では，複数の演算器を乗算器の高速化手法であるWallace Treeを用いて1つの積和演算器に統合することで，回路規模の縮小化を図った．結果，提案するアーキテクチャは処理速度が約1.33倍に増加するものの，回路規模は約55%縮小し，回路規模縮小手法として有効であることを確認した．