6H-6
ポートの利用率に着目したオンチップルータにおける入力バッファ共有化
○棟岡朋也，小林良太郎（豊橋技科大）
次世代のプロセッサアーキテクチャとして注目されているメニーコアプロセッサに
おいて，Network-on-Chip(NoC)は性能およびコストを決定する上で極めて重要で
ある．特にコア間通信を支援するルータがNoCにおいて主要な構成要素であり，
高性能で低コストなルータアーキテクチャが要求されている．本研究では，
オンチップルータ上の入力バッファを共有化することにより，わずかな性能低下で，
大幅にハードウェアコストを削減することを目的とする．メニーコアシミュレータで
あるSimMc上に提案機構を実装してスループットを評価し，同時にVerilog HDLで
提案機構を設計し，ハードウェアコストを導いた．