3A-4
メニーコアプロセッサの空間冗長性を利用するTMRの提案
○佐藤真平，吉瀬謙二（東工大）
半導体の集積度の向上により，プロセッサのコア数はさらに増加すると考えられる．
メニーコアプロセッサでは，LSI の一層の微細化により，
ソフトエラー率およびばらつきが増加し，信頼性の低下が懸念される．
我々は，メニーコアプロセッサの空間冗長性を利用し，
信頼性向上や性能向上を目指すSmartCoreシステムを提案している．
これまで，メニーコアプロセッサの2コアを利用し多重実行をおこない，
オンチップネットワークのパケットを比較することでエラー検出をおこなうという
DMRを実現するSmartCoreシステムを提案してきた．
本稿では，これを発展させ，
メニーコアプロセッサの3コアを利用したTMRを実現する手法を提案する．