

# デザインガイア2004

～VLSI 設計の新しい大地を考える研究会～

2004年12月1日(水)～2日(木) 於 北九州国際会議場

- |          |                           |        |                       |
|----------|---------------------------|--------|-----------------------|
| 電子情報通信学会 | VLSI設計技術研究会(VLD)          | 情報処理学会 | システムLSI設計技術研究会(SLDM)  |
| 電子情報通信学会 | 集積回路研究会(ICD)              | 情報処理学会 | コンピュータアーキテクチャ研究会(ARC) |
| 電子情報通信学会 | ディメンダブルコンピューティング研究会(DC)   |        |                       |
| 電子情報通信学会 | コンピュータシステム研究会(CPSY)       |        |                       |
| 電子情報通信学会 | リコンフィギャラブルシステム研究会(RECONF) |        |                       |

## 12月1日(水) 特別企画(1F メインホール)

- 【15:20-46:10】招待講演 「半導体試験・測定システム-平成15年度特許出願技術動向調査-」
- 【16:10-47:00】フェロー就任記念講演「VLSI設計自動化技術開発の過去、現在、未来」
- 【17:10-48:30】パネルディスカッション「集積技術の将来を語るチップ間/チップ内通信技術」

藤原 敬士 (特許庁特許審査第三部)  
後藤 敏 (早稲田大学)

オーガナイザ・モデレータ  
パネリスト  
岩田 穆 (広島大学)  
益 一哉 (東京工業大学)  
深石 宗生 (NEC)  
和田 修 (神戸大学)  
吉川公廣 (広島大学)

【18:50-21:00】懇親会 2Fレストラン「ラ・ブラージュ」

## 12月1日(水) 13:30-15:10 一般講演(1F,2F,3F会議室11, 21, 32, 33)

<p>1330-1510 会場1 RECONF/CPSY</p> <ol style="list-style-type: none"> <li>Single Data Multiple Processes(SDMP)メモリの提案 倉田 肇一・中村 宏(東大)</li> <li>Redefis (Redefinable ISA Processor) - コーザ機能の実装に適したSoCプラットフォームの提案 - 首藤真(九州システム情報技術研究所)・橋本孝彦(九大)・松尾拓真(九州システム情報技術研究所)・森江義之(九大)・Lovic Gauthier(feets)・村上和彰(九大)</li> <li>Vulcan - Redefisの一実施例とそれへのユーザ機能実装例の紹介 - 橋本孝彦(九大)・首藤真(九州システム情報技術研究所)・森江義之(九大)・Lovic Gauthier(feets)・村上和彰(九大)</li> <li>Redefis開発環境の概要 松尾拓真・首藤真(九州システム情報技術研究所)・橋本孝彦・森江義之(九大)・Lovic Gauthier(feets)・村上和彰(九大)</li> </ol>	<p>1355-1510 会場2 VLD/ICD/DC/SLDM</p> <ol style="list-style-type: none"> <li>実用時間削減に特化したCANバスモデルの提案とシミュレータの動作 山口 聖二・伊地知孝仁・谷本 亮彦・中田 明夫・東野 賢夫(阪大)</li> <li>データバス分割に基づき高信頼プロセスの提案とその予備評価 松本茂夫(九大)・井上弘士(九大)</li> <li>専用プロセスの命令セット評価の高効率化手法 増田 謙由, 伊藤和人(埼玉大)</li> </ol>	<p>1355-1510 会場3 VLD/ICD/DC/SLDM</p> <ol style="list-style-type: none"> <li>TH-CDMAによる信頼制御を用いたRFIDシステム向けトランスポンダの設計と評価 大野修治・橋本孝彦・永田 真直 和男(神大)</li> <li>非対称な信号遅延を用いた高速論理回路方式 森本 亮夫・永田 真直 和男(神大)</li> <li>Cost-effective Technique to Mitigate Soft Errors in Logic Circuits Luong Dinh Hung・Masanori Takada・Yi GE・Shuichi Sakai (Toai)</li> </ol>	<p>1355-1510 会場4 VLD/ICD/DC/SLDM</p> <ol style="list-style-type: none"> <li>FPGA/CPU混成システムのためのC層による協調設計環境の実現 田中康一(佐藤孝倫(九大))・有田五次郎(九大)</li> <li>リファクタリング技術を用いたHW/SW分割 山崎 亮介, 吉田 紀彦(埼玉大), 横山 修二(長崎大)</li> <li>標準協調エミュレーションモデリングインターフェースSCE-MIのFPGAボードへの実装試行 大山将城, 名野賢, 近藤信行, 清水尚彦(東海大), 星野民夫(アプスター)</li> </ol>
--	---	---	--

## 12月2日(木) 9:00-17:50 一般講演(1F,2F,3F会議室11, 21, 32, 33)

<p>9:00-10:40 会場1 RECONF/CPSY</p> <ol style="list-style-type: none"> <li>パリスレーザを用いた高速分光光検出器の設計 高野元晴・渡邊 実・小林史典(九大)</li> <li>高速分光検出器の設計と評価 志村 隆彦・渡邊 実・小林史典(九大)</li> <li>光検出器の設計と評価 藤田 大輔・渡邊 実・小林史典(九大)</li> <li>RLD記録装置のSmall World Network化による遅延削減手法 阿部 晋也・飯田 全広・末吉 敬則(阪大)</li> </ol>	<p>9:00-10:40 会場2 ARC</p> <ol style="list-style-type: none"> <li>無線センサネットワークを利用した位置測定システムの構築 藤原 尊之(九大), 田原 茂明(九大), 藤田 聡(九大)</li> <li>Parallel Branch-and-Bound Scheme for Solving the Winner Determination Problem in Combinatorial Auctions Chen Qiao(Hokkaido Univ), Masaya Mito(Hokkaido Univ), Shpeiaki Tagashima(Hokkaido Univ), Satoshi Fujita(Hokkaido Univ)</li> <li>SIS-SimpleColorの提案 藤原 俊也(阪大), 橋 敬輔(阪大), 田辺 清貴(阪大), 天野 英典(阪大)</li> <li>オンチップネットワークにおけるボジロジの検討 山田 裕(阪大), 安生 健一(阪大), 藤澤 謙敏(阪大), 上嶋 明也(阪大), 天野 英典(阪大)</li> </ol>	<p>9:00-10:40 会場3 VLD/ICD/DC/SLDM</p> <ol style="list-style-type: none"> <li>充足可能性判定を用いたCMOS論理セルレイアウトの階層的生成手法 監督野也・吉田浩章・池田 誠・浅田将博(東大)</li> <li>遅延トランジスタ配置を用いたセル内寄生見張り手法 吉田浩章(東大)・Koushik De Vamsi Boppana(Zenasis Technologies)・池田 誠・浅田将博(東大)</li> <li>遅延変動を考慮したスタンダードセルライブラリの構築と評価 小暮千真明, 今井雅, 近藤正章, 中村宏, 南谷泰(東大)</li> <li>システム液量設計のためのシミュレーション抽出手法 内田好弘(阪大)・谷 真史(神大)・橋本真直(阪大)・栗山 修治(中央大)・白川 功</li> </ol>	<p>9:00-10:40 会場4 VLD/ICD/DC/SLDM</p> <ol style="list-style-type: none"> <li>伝送遅延削減Basisからの非同期回路合成について 松本 敏・加藤 学・吉田浩章(東大)・米田 友洋(国立情報科学研究所)</li> <li>Force-Directed Scheduling アルゴリズムを用いた非同期回路設計 野田 賢(金沢大)・米田友洋(NII)</li> <li>大規模システム設計のための高速論理回路の最適化手法 大西啓三・齋藤裕人・山崎二(四工大)・岡本卓爾(岡山大学)</li> <li>レジスタ分割型アーキテクチャを対象とするフロアプランを考慮した高位合成手法 田中 真・内田純平・宮崎裕一郎(早大)・戸川 望(北九大)・柳 源政生・大野 賢夫(早大)</li> </ol>
<p>10:50-12:30 会場1 RECONF/CPSY</p> <ol style="list-style-type: none"> <li>PCAにおける部分再構成機能を利用したウェーブレット変換回路の設計 鈴木 晋樹・伊藤 俊之・北道洋司・黒田研一(金澤大)</li> <li>動的再構成可能なマルチスタンダードHDTVコーデック向け可変符号率変換回路の設計 江沢 真(三愛電機)・黒田 雄樹(金沢大)・小野みどり・岸 洋行(三愛電機)・濱山正孝(金沢大)・吉本 隆彦(神戸大)</li> <li>CCD直読型DC処理の研究 川見健介・永本太一・柴田裕一郎・小泉清(長崎大学)</li> </ol>	<p>10:50-12:30 会場2 ARC</p> <ol style="list-style-type: none"> <li>SKYのマルチスレッドモデルを実現したSMTプロセスにおける物理レイアウトの共有化手法 湯谷 真帆(名古屋大), 小井 良太郎(名古屋大), 安藤 秀徳(名古屋大), 島田 俊夫(名古屋大)</li> <li>メモリ接続を支援するCMPキャッシュコヒーレンスプロトコルの検討 重島 隆志(東大), 田代 大輔(東大), バルビ ニコ デムス(東京大, 現在日本IT), 坂井 肇一(東京大)</li> <li>OSCARチップマルチプロセス上でのMPEG2エンコードの並列処理 小島 剛(早稲田大), 中野 啓文(早稲田大), 木村 啓二(早稲田大), 笠原 博徳(早稲田大)</li> <li>組込みマルチプロセスM32R32700へのOpenMP処理系の実装と評価 増田 謙彦(筑波大), 佐藤 三久(筑波大), 中島 佳宏(筑波大), 小島 好紀(筑波大)</li> </ol>	<p>10:50-12:30 会場3 VLD/ICD/DC/SLDM</p> <ol style="list-style-type: none"> <li>3D BSG 構造を用いた 3 次元パッキング表現手法 山崎 弘和(静岡大)・二宮 洋(湘南工大)・浅井秀徳(静岡大)</li> <li>東デューク方式非同期回路における低消費電力ハンドシェイクプロトコルの性能と評価 清水 肇一・阿部公廣(電通大)</li> <li>Sequence-Quadrupletを用いた動的再構成可能なシステムのための制御演算部当てスケジューリング手法 小平行秀(東工大)・児玉 純彦・藤谷 洋平(東工大)・高橋 剛司(東工大)</li> <li>多ネット専長チャネル配線におけるチャネル高容量化手法 久保ゆき子・宮下 弘・橋谷洋司(北九大)</li> </ol>	<p>10:50-12:30 会場4 VLD/ICD/DC/SLDM</p> <ol style="list-style-type: none"> <li>順序回路のタイムング例外バス抽出のための実用方法 樋口 博之(富士通研)・松永 裕介(九大)</li> <li>LUTカスケードにおけるレール出力の符号化について 永安伸也・佐藤 勤・松浦宗義(九大)</li> <li>不完全な定義出力論理関数を表現するBDDとその応用について 松浦宗義・佐藤 勤(九大)</li> <li>LUTシンタックスを用いた順序回路合成アルゴリズム 中原 啓典・佐藤 勤・松浦宗義(九大)</li> </ol>
<p>13:30-15:30 会場1 CPSY/RECONF</p> <ol style="list-style-type: none"> <li>動的リコンフィギャラブルプロセスにおける入出力と演算のバランス - 論理とデータ、どちらを動かすか? - 天野 英典(阪大)</li> <li>動的システム最適化技術SystemMorphoの一実施例 - 動的プロセスベース・ソフトウェア・ハードウェアの最適化 - 藤井洋輔(九大)・吉田真(feets)・村上和彰(九大)</li> <li>動的システム最適化技術SystemMorphoの予備性能評価 江島和仁(九大)・吉松剛文・曾我武史(feets)・村上和彰(九大)</li> <li>リモート・ロジックアナライザIPのFPGA実装と評価 池田 征司・永田和生・柴村 英智・久我守弘・末吉敬則(阪大)</li> <li>ソフトウェア分散共有メモリシステムの選定に関する検討 宮崎 健二・田邊浩志・多 行・片桐 洋・本多 弘樹・弓増 敬則(電通大)</li> </ol>	<p>13:30-15:30 会場2 ARC</p> <ol style="list-style-type: none"> <li>GALS最適化を用いたクラスタ化システムスカラーにおける低消費電力化の検討 佐々木 広(東大), 近藤 正章(東大), 中村 宏(東大)</li> <li>セキユプロセスの開発 藤原 健介(岩手県立大), 曾我 正和(岩手県立大), 斎藤 俊光(岩手県立大)</li> <li>MMPDCLアルゴリズムに基づくコード生成専用プロセス 高木 知隆(北工大), 佐野 健太郎(北工大), 鈴木 健一(東工大), 中村 健男(北工大)</li> <li>並列事前実行機構におけるルーパカウンタ評価 津島 公輔(豊橋技術科大), 中島 康彦(京大), 中島 浩(豊橋技術科大)</li> <li>高速フルタイミングを支援する高機能メモリコントローラ 今井 俊晴(北理先端大), 田中 清史(北理先端大/科技院さきがけ)</li> </ol>	<p>13:30-15:30 会場3 VLD/ICD/DC/SLDM</p> <ol style="list-style-type: none"> <li>不確かなテスト条件による多層論理回路の診断 山本孝大・高橋 寛・堀上 賢信・高橋 三(電通大)</li> <li>不確かなテスト条件によるブリッジ故障診断 西山隆広・堀上 賢信(電通大)・山崎 浩二(明大)・高橋 真・高橋 三(電通大)</li> <li>ハイブリッドプロセス自己テストのための命令テンプレート生成 藤原 真也・神戸和子・井上美智子・藤原秀雄(奈良先端大)</li> <li>12ビット精度測定を用いたデータバスのテスト容易化設計法 村田 健・大竹 哲史・藤原秀雄(奈良先端大)</li> <li>単一端子変化遅延テストに基づくデータバスのテスト容易化設計 吉川 祐樹・大竹 哲史・井上美智子・藤原秀雄(奈良先端大)</li> </ol>	<p>13:30-15:30 会場4 VLD/ICD/DC/SLDM</p> <ol style="list-style-type: none"> <li>Transformation-Based Logic Design for RSFQ Logic Circuits 山下 茂(奈良先端大)・田中 典興・高田 秀志(京大)</li> <li>FFT演算器の最適化実装 矢野 俊也・阿部公廣(電通大)</li> <li>算術回路アルゴリズム伝送遅延を用いた乗算器モジュールジェネレータの構築 石田 一純・本間尚文・青木 孝文(東工大)・樋口 隆雄(東北工大)</li> <li>算術演算のための演算シフトレジスタハードウェアアルゴリズムの自動合成 藤原 秀雄・高木 真史(名大)</li> <li>並列加算を用いた高速メモリ乗算器の設計 平良 健太郎・高尻 寛之・吉田 たいお(筑波大)</li> </ol>
<p>15:45-17:50 会場1 RECONF/CPSY</p> <ol style="list-style-type: none"> <li>Viering-HDIを用いた4x4行列演算回路の開発 和田 雄生(システム情報技術研究所)</li> <li>技術者教育のためのFPGA/SFLによるファミコンの実装 坂本博和・柴田裕一郎・小泉清(長崎大学)</li> <li>非ラスタ型ディスプレイシステムの研究 中岡 宏一・小泉清・柴田裕一郎・永本太一(長崎大学)</li> <li>プログラマブル・リコンフィギャラブル・ロジックの高機能処理への応用 玉五 昭明・斎藤 友彦(静岡理工科大学)</li> <li>リコンフィギャラブルシステムによるオブジェクト駆動型信号処理の評価 若谷 彰良(甲南大学)・森松 京太・藤田 浩(九州大学)</li> </ol>	<p>15:45-17:50 会場2 ARC</p> <ol style="list-style-type: none"> <li>待機状態マシンに対する参照箇所性を考慮した低リーク・キャッシュの性能低下抑制方式 小島 礼子(福井大), 井上 弘士(九州大), 村上 和彰(九州大)</li> <li>キャッシュ・ミスマッチ命令とその特徴解析 齋藤 清博(福井大), 三輪 英樹(九州大), ウィクトル M. グラール フェイラ, 井上 弘士(九州大), 村上 和彰(九州大)</li> <li>キャッシュ・ミスマッチ命令を考慮したメモリ・システムの高性能化 三輪 英樹(九州大), 齋藤 清博(同上), ウィクトル M. グラール フェイラ, 井上 弘士(九州大), 村上 和彰(九州大)</li> </ol>	<p>15:45-17:50 会場3 VLD/ICD/DC/SLDM</p> <ol style="list-style-type: none"> <li>レイアウト情報を活用した高機能化回路の抽出 藤本 雄樹, 田邊浩之, 樋口 正樹, 高橋 直也(筑波大)</li> <li>膨大なテストデータ圧縮圧縮における見逃し率の解析 新井 勝之・塚本 聡・岩崎 一(都立大)</li> <li>バス遅延駆動型抽出可能な順序回路を構成するための状態割り当て法 佐久真太郎・高尻 寛之・吉田 たいお(筑波大)</li> <li>入力クロックからの信号値を正当化する最小キュー抽出 宮崎 益平・永山 忍・藤原 誠司・暁 晴博(九大), レディース 川谷(アイオー)</li> <li>スキャン駆動型テストポイントテスト変換によるテスト圧縮 土井 康徳・橋原 誠司・暁 晴博(九大)・Lal L. Krishnendu Chakraborty (Duke Univ.)</li> </ol>	<p>15:45-17:50 会場4 VLD/ICD/DC/SLDM</p> <ol style="list-style-type: none"> <li>手法符号化によるVLSIにおける低消費電力・高信頼データ伝送手法の検討 小松 聡・藤田 真史(東大)</li> <li>MP3コーデックの消費電力の見逃しに関する考察 田宮 剛・吉田 憲一・山本 浩也(富士通研)</li> <li>Self-Timed Out-Of-Orderの待ち時間最適化によるリーク電流削減手法 樋口 昭彦・小林 和樹・小野寺 秀俊(東大)</li> <li>OPDM駆動型におけるFFTの低消費電力化技術 梶見 幸祐・ライ クワック・ビノ・徳永 将之・安達 真一(九大)</li> <li>デジタルシフトレジスタ用ベースバンド処理における低消費電力エネルギー化技術 梶見 幸祐・真島 隆雄・山本 浩也・安達 真一(九大)</li> </ol>