第210回システムとLSIの設計技術研究発表会

プログラム詳細は以下をご参照ください。
https://www.ipsj.or.jp/kenkyukai/event/sldm210.html


（1） オープンソースEDAを用いたチップ作製と機能評価
　　　片下 敏宏，小笠原 泰弘，福田 悠太，堀 洋平，日置 雅和

（2） FPGA上の近似乗算器のLUT最適化によるエラー削減
　　　木村 晋二，堀山 貴史

（3） 多倍長演算の自動分割とデータパスの最適化
　　　鈴木 佑典，池田 誠

（4） Scalable FPGA Delta-Stepping Accelerator Design for Parallel Single-Source Shortest Path Problem using High-Level Synthesis
　　　Haopeng Meng，Kazutoshi Wakabayashi，Makoto Ikeda

（5） 故障検出の必要十分条件を用いた複数目標故障テスト生成の高速化について
　　　澤田 太生，細川 利典，吉村 正義，新井 雅之

（6） ニアメモリアーキテクチャを用いた集合演算プロセッサにおける並列分割テスト
　　　王 子洋，山本 隆介，王 森岭，甲斐 博，樋上 喜信，高橋 寛

（7） ダミー演算に基づく診断容易化レジスタバインディング手法
　　　久保倉 修司，細川 利典，山崎 浩二，吉村 正義

（8） RISC-Vプロセッサにおける命令レベル擬似乱数テストの有効性評価
　　　濱村 心之丞，大竹 哲史

（9） 半世紀に一度の3つの追い風の中で最後で最大の機会の5年に半導体設計者への期待
　　　若林 秀樹

（10）極低温環境下における順方向基板バイアス対応スタンダードセルライブラリの生成とRISCプロセッサによる性能評価
　　　谷口 真，Zhipeng Liang，高山 創，塩見 準，新谷 道広

（11）高効率データ転送のための三次元積層LSI超並列TSVバス通信方式のチップ設計
　　　汐田 優斗，渕野 翔，福島 将馬，久保 木猛，青柳 昌宏，大川 猛

（12）Rocket Chipの4方式によるカスタム命令自動プログラムの実装
　　　北山 崇晴，武内 良典

（13）CiMに向けたTaOXベースアナログReRAMにおけるランダムテレグラフノイズの高精度な特性抽出手法
　　　アバラ 勇士，三澤 奈央子，松井 千尋，竹内 健

（14）40nm TaOX ReRAMのRead-disturbによる読み出し電流値とRTNの頻度の変化
　　　鈴木 渉太，三澤 奈央子，松井 千尋，竹内 健

（15）ReRAMを用いたComputation-in-Memoryのデータリテンションによる積和演算値の誤りを低減する列方向の重み反転手法
　　　三澤 奈央子，井爪 優輔，平田 佑亮，森本 雅大，大原 猛史，松井 千尋，竹内 健

（16）反復エラー注入とLoRAを用いてViTに向けたComputation-in-Memoryを小型でエラーに堅牢にするFine-tuning手法
　　　三澤 奈央子，張 睿騏，王 韬，松井 千尋，竹内 健

（17）初等中等高等教育をつなぐサーキットデザイン教育－目に見えない大切なもの－
　　　石川 洋平

（18）高エネルギー素粒子実験におけるFPGAに搭載するAIトリガーの発展
　　　前田 順平

（19）小面積実装を目的としたfDTM PUFのレイアウト最適化
　　　福田 悠太，堀 洋平，片下 敏宏，吉田 康太，藤野 毅

（20）FPGAベースの高速Ethernet MAC向けレイテンシ測定システムの実装と評価
　　　比嘉 義斗，田畑 順正，佐方 美月，長名 保範

（21）Flash FPGAを用いたRISC-Vソフトコアプロセッサにおけるソフトエラー観測回路の設計と実装
　　　上田 陸斗，上村 佳弘，密山 幸男

（22）Flash FPGAを用いたRISC-Vソフトコアプロセッサの中性子起因ソフトエラーの評価
　　　上村 佳弘，上田 陸斗，廖 望，橋本 昌宜，密山 幸男

（23）ギャップチャネルにおける局所混雑度緩和に関する一検討
　　　朝永 陽平，下田 将之，高橋 篤司

（24）2のべき乗拡張を用いたループ平坦化のアクセラレータ設計用コンパイラ上での実装と評価
　　　出良 敦，瀬戸 謙修

（25）圧縮センシングによるハードウェア・信号処理融合型省電力無線脳波伝送システム～万博会場における屋外検証：体温・外気温差から得られる僅少エネルギーのみで動作～
　　　兼本 大輔，吉本 風音，本持 翔大，廣瀬 哲也

（26）TaOX ReRAMを用いたアナログComputation-in-Memoryにおける10年にわたる長期データ保持を実現する推論精度補償手法
　　　平田 佑亮，山内 堅心，三澤 奈央子，松井 千尋，竹内 健

（27）低温における分周器のデューティ比変動に対するフォワードボディバイアスによる補正
　　　北村 昂史，土谷 亮，井上 敏之，岸根 桂路

（28）生成AIエージェントを活用したDNN推論処理のFPGA自動設計
　　　内藤 健太，芹澤 靖隆，松本 久功

（29）暗号処理向け粗粒度再構成可能アーキテクチャの評価
　　　小島 拓也，伊藤 尚子

（30）ハードウェア実装容易性を考慮した完全量子化BERTモデルの提案とそのFPGA実装
　　　更田 裕司，片下 敏宏，堀 洋平，日置 雅和

（31）ASIC向け組込みFPGA-IPの自動生成ツールの開発
　　　竹野 晃大，久我 守弘，飯田 全広

（32）割り込み信号線検査のための弛緩発振器による電気検査法の試作と検討
　　　山橋 湧也，四柳 浩之，橋爪 正樹

（33）遅延検査容易化設計に組込んだアービターPUFの実測評価
　　　藤野 泰弘，四柳 浩之，橋爪 正樹

（34）自己観測バウンダリスキャンを用いる半断線故障検査法の提案
　　　南 柊哉，四柳 浩之，橋爪 正樹

（35）大規模階層デザインにおけるテスト課題に対するソリューションとAIによる開発効率化
　　　鈴木 祐也

（36）FMAのためのランク学習を用いたQUBO構築手法
　　　太田 岳，白井 達彦，戸川 望

（37）イジングマシンのための特異値分解と係数除去によるQUBO簡略化
　　　稲葉 慎之助，戸川 望

（38）ハミング重みを考慮した部分QUBOの動的変数選択手法
　　　齋藤 善仁，三田 光希，戸川 望

（39）制約パラメータ化を用いたスピン変数削減手法
　　　青木 来生，太田 岳，白井 達彦，戸川 望

（40）Fault-Injected Weight-Adjusting Training for Reliable Memristor-Based Neural Networks
　　　Md. Sihabul Islam，Taisho Sasada，Michiko Inoue

（41）LLMを用いた論理回路のテスタビリティ解析
　　　井手 秋孝，王 森岭，甲斐 博，樋上 喜信，高橋 寛

（42）経年劣化耐性を持ったRS-DICEの検討
　　　小竹 渓心，難波 一輝

（43）信頼されるAIシステムにおける集積回路研究～アナログCIMの研究を添えて～
　　　吉岡 健太郎

（44）トポロジー同型n分割による基底状態を保証したイジングモデルビット幅削減手法
　　　冨田 柊，青木 来生，稲葉 慎之助，多和田 雅師，戸川 望

（45）イジングマシンと大規模言語モデルによる複数日旅程計画問題へのアプローチ
　　　田中 綺珠，梶 翔真，太田 岳，池上 裕香，鮑 思雅，戸川 望

（46）LLLの量子化されたKVキャッシュに向けたReRAMのマッピング手法の検討
　　　鈴木 渉太，三澤 奈央子，松井 千尋，竹内 健

（47）FPGA向けの低リソース使用量および低遅延な8ビット正確乗算器の設計と評価
　　　成田 豊隆，木田 岬，佐藤 真平

（48）可変並列性再構成可能アーキテクチャの計算削減手法と最適化ソフトウェア
　　　井上 祐，堀 篤史，丸亀 孝生，浅井 哲也，Alexandre Schmid，安藤 洸太

（49）画像を用いて深度情報を抽出するストリーミングアーキテクチャの検討
　　　高橋 悠，安藤 洸太，丸亀 孝生，浅井 哲也

（50）極低温動作DACに向けたバッファアンプの素子値最適化
　　　臼井 健悟，髙井 伸和

（51）アナログ集積回路の自動設計アルゴリズムにおけるグローバル感度解析手法の有効性の検証
　　　南村 天楽，髙井 伸和

（52）デバイス選択とパラメータ最適化を統合したモンテカルロ木探索ベースのアナログ回路自動設計手法
　　　森口 悠斗，髙井 伸和

（53）非アイランドスタイルeFPGA向け配置・配線手法の検討
　　　井石 有美，佐々木 龍也，飯田 全広，瀬戸 謙修

（54）Exact Synthesis用SAT符号化について
　　　松永 裕介

（55）RTOSが動作するRISC-Vプロセッサの設計とFPGA実装
　　　松本 俊輔，上田 陸斗，密山 幸男

一括ダウンロード