Efficient System-Level Design Space Exploration for Large-Scale Embedded Systems

 日常生活で利用する電子機器は内部にコンピュータを搭載しており，それらは組込みシステムと呼ばれる．近年，組込みシステムは高度化，多機能化しており，複雑な計算処理と通信処理を実現するための高い性能が要求されている．これらの要求に対処するため，組込みシステムでは専用ハードウェアやマルチプロセッサが利用されるようになった．

 専用ハードウェアやマルチプロセッサを用いる場合，設計者はシステムを構成する機能をそれらに割り当てる（マッピングする）必要がある．組込みシステムは他の機器の内部に搭載されるため，実行時間，面積，消費電力など，厳しい性能要件を満たす必要がある．システム性能の多くは，機能のマッピングに左右されるため，多数あるマッピング候補の中から適切なものを見つけることが，厳しい性能要件を満たす上で重要である．

 組込みシステムの設計手法の1つに，システムレベルでの設計空間探索がある．設計空間探索では，まず，システムを抽象度の高いモデルで記述する．その後，機能のマッピングを決定し，その性能評価を行う．システムが性能要件を満たすまで，マッピングの変更やモデルの修正を繰り返し，性能要件を満たすマッピングを見つけたとき，探索を終える．このような設計空間探索を支援するツールが開発されているが，1）実装の制限，2）非効率なマッピング探索，3）性能改善支援の不備，といった問題があった．

 本研究では，組込みシステムの設計を効率化するために，上記の問題を解決する3つのツールと，それらを用いた設計手法を提案する（図参照）． 3つのツールはExtended SystemBuilder，Mapping Explorer, Improvement Analyzerである．Extended SystemBuilderは，FPGA実装の自動合成ツールである．従来のツールにはない，複数の機能が同一のハードウェアを共有可能な実装を追加したことで1つ目の問題である実装の制限が緩和され，設計者はより性能の良いシステムを得られる．Mapping Explorerはマッピングの自動探索ツールである．2つ目の問題に対し，実行時間とハードウェア面積のトレードオフを構成するマッピングを効率的に探索するアルゴリズムを提案し，ツール化した．評価するマッピングの数を大幅に削減することで，効率的なマッピング探索を実現する．Improvement Analyzerはボトルネック解析と性能改善支援ツールである．複数の性能改善方法の候補を一覧として出力することで，3つ目の問題である設計者によるモデル修正の支援を実現した．提案手法では，これら3つのツールがシームレスに連携し，専用ハードウェアやマルチプロセッサを利用した組込みシステムの設計効率化が実現される．本研究成果は，車載システムなど高いコストパフォーマンスが要求される組込みシステム開発への応用が期待できる．