情報処理学会 第79回全国大会講演要旨

粒子法の一種であるFull-PIC法は、各国で研究開発が進められている電気推進エンジンのひとつであるホールスラスタの、高精度なシミュレーションとして用いられている。高精度な試験設備を整えるのが困難なホールスラスタは、計算機によるシミュレーションが不可欠である。Full-PIC法により、実機試験に比べ非常に低コストで試験を行えるものの、計算負荷が高いため処理に膨大な時間がかかるという問題がある。そこで、CPU-FPGA密結合アーキテクチャであるArria 10 SoC上にFull-PIC法コード内の高負荷な部分である粒子のグリッドポイントへの割付処理部をオフロードし、高速化を行う。