情報処理学会 第78回全国大会講演要旨

本研究では、Through Silicon Via(TSV)を用いて三次元積層されたチップ上でのNetwork on Chipのトポロジ最適化を行う。従来、三次元積層されたNoCでは3D Meshを基本的に使われていたが、平均最短距離が小さくトポロジのlatencyが大きくなってしまうという欠点があった。本研究では、ランダムトポロジを初期状態として、そこからヒューリスティックな探索を用いて平均最短距離・平均消費エネルギーを改善する手法を提案する。